台积电计划建设4座先进封装厂，应对AI芯片需求

电子发烧友网报道 近日消息，台积电计划在嘉义科学园区先进封装二期和南部科学园区三期各建设两座先进封装厂。这4座新厂的建成，将显著提升台积电在先进封装领域的产能，进一步巩固其在全球半导体产业链中的核心地位。
 
台积电在季度法人说明会上透露，先进封装业务在2025年已贡献约一成的企业营收，且未来增速预计将超过公司整体平均水平。在资本支出方面，先进封装、掩膜制造及其他项目将合计占到台积电今年整体资本开销的10%至20%。考虑到台积电下一代前端先进制程产能预计在2027年至2029年间大规模上线，此次提前扩充后端先进封装产能，有助于实现前后端产能的协调与同步，保障企业在芯片制造产业链的高效运作。
 
随着AI技术的迅猛发展，对芯片性能的要求日益严苛。传统封装技术已难以满足AI芯片对高性能、低功耗和高集成度的需求。在此背景下，先进封装技术应运而生，成为提升AI芯片性能的关键手段。
 
先进封装技术通过2.5D封装、3D封装、扇出型封装以及异质集成封装等方式，实现了芯片内部组件的高密度集成和高效互连。这不仅显著提升了AI芯片的性能和功耗比，还推动了AI芯片的小型化和集成化，为自动驾驶、智能家居、医疗健康等物联网领域提供了强有力的支持。
 
以HBM（高带宽内存）为例，其本质上是一种高度依赖3D堆叠与先进封装工艺的产品。无论是TSV（硅通孔）、微凸点，还是与GPU、加速器的近距离互连，封装环节都已从“成本中心”转变为决定性能、良率与交付节奏的关键变量。
 
台积电作为全球半导体制造的龙头，在先进封装领域拥有深厚的技术积淀和强大的产能掌控力。目前，台积电已在CoWoS（Chip-on-Wafer-on-Substrate）、SoIC（System on Integrated Chips）等先进封装技术上取得了显著进展。
 
CoWoS技术通过硅中介层实现芯片间的高速数据传输，显著提高了芯片的集成度和性能。台积电预计，到2026年底，每月的CoWoS晶圆产能将达到约12.5万片，较2024年底的2.6-2.8万片/月翻了一倍多。这一产能的扩张，将有效缓解当前AI芯片供应紧张的局面。
 
SoIC技术则专注于实现高密度的芯片垂直堆叠，进一步减小了芯片的形状系数和互连电容，提高了功率效率。台积电正在逐步增加SoIC的产能，预计到2026年底，每月的SoIC产能将达到约2万片晶圆。此外，台积电还在开发CoPoS（Chip-on-Package-on-Substrate）技术，旨在提升封装面积利用率、生产效率并降低成本。
 
除了技术层面的突破，台积电还在组织架构上进行了重大调整。公司计划任命首位先进封装“总厂厂长”，实现旗下所有先进封装厂区的统筹管理。
 
台积电投资建设4座先进封装设施，是其应对AI时代挑战、巩固行业领先地位的重要举措。