UCC21550：高性能双路隔离栅极驱动器的设计与应用

在电子工程师的日常工作中，栅极驱动器是功率转换和电机驱动等领域不可或缺的关键组件。今天，我们就来深入探讨德州仪器（TI）推出的 UCC21550 4A、6A 增强型隔离双路栅极驱动器。

文件下载：ucc21550.pdf

一、UCC21550 概述

UCC21550 是一款灵活的双路栅极驱动器，可配置为低侧、高侧或半桥驱动器，适用于多种电源和电机驱动拓扑，能驱动包括 SiC MOSFET 在内的多种类型晶体管。它具备诸多特性，如电阻可编程死区时间（DT）控制、内部上拉的 DIS 引脚以及输入和输出电压的欠压锁定（UVLO）保护等，能与控制电路良好集成，并有效保护所驱动的栅极。

1.1 关键特性

• 通用性强：可作为双低侧、双高侧或半桥驱动器使用。
• 宽温度范围：结温范围为 -40°C 至 +150°C，能适应恶劣的工作环境。
• 高输出电流：具备高达 4A 的峰值源电流和 6A 的峰值灌电流输出能力。
• 高共模瞬态抗扰度（CMTI）：CMTI 大于 125V/ns，能有效抵抗共模干扰。
• 宽输出驱动电源范围：最高支持 25V 的 VDD 输出驱动电源，且有 5V、8V、12V 的 VDD UVLO 选项。
• 快速开关特性：典型传播延迟为 33ns，最大脉冲宽度失真为 5ns，最大 VDD 上电延迟为 10µs。
• 全面保护功能：所有电源均具备 UVLO 保护，还有快速禁用功能用于电源排序。

1.2 应用领域

UCC21550 的应用十分广泛，涵盖了车载电池充电器、高压 DC - DC 转换器、汽车 HVAC 和车身电子等领域。其灵活的配置和强大的保护功能，使其成为各类功率应用的理想选择。

二、UCC21550 详细规格

2.1 绝对最大额定值

在使用 UCC21550 时，必须严格遵守其绝对最大额定值，以避免对器件造成永久性损坏。例如，VCCI 至 GND 的输入偏置电源电压范围为 -0.3V 至 6V，VDDA、VDDB 至 VSS 的输出偏置电源电压范围为 -0.3V 至 30V 等。

2.2 电气特性

• 电源电流：不同输入电压和工作模式下，VCC 和 VDDx 的静态和动态电流有所不同。例如，当 VINx = 0V，DIS = GND，VCC = 3.3V 时，VCC 静态电流为 1.4 - 2mA。
• 欠压锁定（UVLO）阈值：VCC 和 VDDx 都有相应的 UVLO 上升和下降阈值以及滞后值。如 VCC UVLO 上升阈值为 2.55 - 2.85V，下降阈值为 2.35 - 2.65V，滞后值为 0.2V。
• 输入和输出特性：输入引脚（INA、INB、DIS）具有 TTL 和 CMOS 兼容的输入阈值，输出能提供 4A 峰值源电流和 6A 峰值灌电流脉冲。

2.3 开关特性

UCC21550 的开关特性表现出色，输出上升和下降时间短，传播延迟小，脉冲宽度失真低。例如，在特定测试条件下，输出上升时间和下降时间典型值为 8ns，传播延迟低至 26 - 33ns。

2.4 绝缘特性

该器件具备良好的绝缘性能，最大重复峰值隔离电压为 2121V PK，最大隔离工作电压为 1500V RMS（交流）或 2121V DC（直流），最大脉冲电压为 7692V PK 等。这些特性确保了在高压应用中的安全性和可靠性。

三、UCC21550 功能与工作模式

3.1 功能框图

UCC21550 的功能框图展示了其内部结构，包括输入信号处理、隔离、驱动和保护等模块。通过这些模块的协同工作，实现了信号的高效传输和对输出的精确控制。

3.2 特性描述

• UVLO 保护：VDD 和 VCCI 都具备内部 UVLO 保护功能。当 VDD 偏置电压低于设定阈值时，受影响的输出将被拉低，以保护器件和负载。同时，UVLO 保护具有滞后特性，可防止因电源噪声导致的抖动。
• 输入和输出逻辑：输入引脚基于 TTL 和 CMOS 兼容的输入阈值逻辑，与 VDD 电源电压完全隔离。输出逻辑根据输入信号和 DIS 引脚状态进行控制，可实现多种输出组合。
• 输入级：输入引脚易于由逻辑电平控制信号驱动，具有宽滞后特性，能有效抵抗噪声干扰。若输入引脚悬空，内部下拉电阻会将其拉低。
• 输出级：输出级采用特殊的上拉和下拉结构，能在需要时提供高峰值源电流和灌电流。上拉结构中的 N 沟道 MOSFET 可在输出状态转换时提供短暂的电流提升，实现快速导通。

3.3 工作模式

• 禁用模式：DIS 引脚拉高时，两个输出将同时关闭；拉低时，器件正常工作。建议在不使用 DIS 引脚时将其接地，以提高抗噪性能。
• 可编程死区时间（DT）模式：通过将 DT 引脚连接到 VCC 或通过电阻连接到 GND，可实现不同的死区时间设置。当 DT 引脚连接到编程电阻时，死区时间可根据电阻值进行调整，计算公式为 (t{DT} approx 8.6 × R{DT}+13)（(R_{DT}) 范围为 1.7kΩ 至 100kΩ）。

四、UCC21550 应用与设计

4.1 应用信息

UCC21550 集隔离和缓冲驱动功能于一体，适用于多种功率拓扑，如同步降压、同步升压、半桥/全桥隔离拓扑和三相电机驱动等。其集成的组件、先进的保护功能和优化的开关性能，有助于设计师构建更小、更可靠的设计。

4.2 典型应用设计

以 UCC21550 驱动典型半桥配置为例，以下是详细的设计步骤：

• INA/INB 输入滤波器设计：使用小的 (R{IN}-C{IN}) 滤波器过滤非理想布局或长 PCB 走线引入的振铃。选择 (R{IN}) 范围为 0Ω 至 100Ω，(C{IN}) 范围为 10pF 至 100pF，需注意在良好抗噪性和传播延迟之间进行权衡。
• 外部自举二极管和串联电阻选择：选择高压、快速恢复二极管或 SiC 肖特基二极管，以减少反向恢复损耗和接地噪声。自举电阻 (R_{BOOT}) 建议值为 1Ω 至 20Ω，用于限制涌入电流和电压上升斜率。
• 栅极驱动器输出电阻选择：外部栅极驱动器电阻 (R{ON}) 和 (R{OFF}) 用于限制振铃、微调驱动强度和减少电磁干扰。需根据电路参数计算峰值源电流和灌电流，并注意 PCB 布局和负载电容对电流的影响。
• 栅源电阻选择：栅源电阻 (R_{GS}) 用于在栅极驱动器输出无电源时将栅极电压拉低，防止因米勒电流导致的误导通。阻值通常在 5.1kΩ 至 20kΩ 之间。
• 栅极驱动器功率损耗估算：栅极驱动器子系统的总损耗 (P{G}) 包括 UCC21550 的功率损耗 (P{GD}) 和外围电路的功率损耗。(P_{GD}) 可通过计算静态功率损耗和开关操作损耗来估算。
• 结温估算：可使用公式 (T{J}=T{C}+Psi{JT} × P{GD}) 估算 UCC21550 的结温，其中 (T{C}) 为器件外壳温度，(Psi{JT}) 为结到顶部的表征参数。
• VCCI、VDDA/B 电容选择：旁路电容对于实现可靠性能至关重要。VCCI 建议使用 50V、大于 100nF 的 MLCC；VDDA 自举电容需根据总电荷需求和电压纹波进行选择，同时考虑电容的直流偏置影响；VDDB 电容根据通道电流需求选择合适的 MLCC。
• 死区时间设置：对于半桥拓扑，死区时间设置对于防止动态开关时的直通至关重要。可根据系统要求和实际电路参数计算合适的死区时间。
• 负偏置应用：在存在寄生电感的情况下，可通过施加负偏置来防止栅极驱动电压振铃导致的误导通。可采用多种方式实现负偏置，如使用齐纳二极管、双电源或单电源加齐纳二极管等。

五、UCC21550 布局与封装

5.1 布局指南

为实现 UCC21550 的最佳性能，PCB 布局至关重要。需注意以下几点：

• 元件放置：低 ESR 和低 ESL 电容应靠近器件放置，以支持高峰值电流。尽量减小寄生电感，避免开关节点出现大的负瞬变。
• 接地考虑：将充电和放电晶体管栅极的高峰值电流限制在最小物理区域内，减小环路电感和噪声。
• 高压考虑：避免在驱动器下方放置 PCB 走线或铜箔，增加高、低侧 PCB 走线的爬电距离，以确保隔离性能。
• 热考虑：合理的 PCB 布局有助于将器件热量散发到 PCB 上，降低结到板的热阻抗。可增加与 VDDA、VDDB、VSSA 和 VSSB 引脚连接的 PCB 铜面积。

5.2 封装信息

UCC21550 提供多种封装选项，如 DW（SOIC，16）和 DWK（SOIC，14）。不同封装的引脚排列和尺寸有所不同，在设计时需根据实际需求进行选择。同时，文档还提供了详细的封装尺寸和布局示例，方便工程师进行设计。

六、总结

UCC21550 作为一款高性能的双路隔离栅极驱动器，凭借其丰富的功能、出色的电气特性和灵活的配置选项，在功率应用领域具有广泛的应用前景。在设计过程中，工程师需充分了解其规格、功能和工作模式，合理进行电路设计和 PCB 布局，以确保系统的可靠性和性能。希望本文能为大家在使用 UCC21550 时提供有益的参考，你在实际应用中是否遇到过类似器件的使用难题呢？欢迎在评论区分享你的经验和想法。