技术资讯 I 容性耦合噪声抑制方法如何减少串扰

 

本文要点 

 

容性耦合噪声取决于电路中的电压变化和耦合电容的值，其中耦合电容受两个电路之间距离的影响。 

杂散电容会增大耦合电容值。如果减少或消除杂散电容，耦合电容值会随之降低，从而抑制电路中的容性耦合噪声。 

常用的容性耦合噪声抑制方法是采用屏蔽装置，例如法拉第笼，可有效减少耦合干扰。

#

 

电路中的模拟信号有时与数字信号会发生混合。多数情况下，这种混合源于噪声耦合——无论是容性噪声耦合还是感性噪声耦合。在电路中，此类耦合噪声称为串扰，即一种共模干扰。防止信号混合至关重要，为此，我们可以采用容性耦合噪声抑制方法。 

 

电路中的耦合噪声称为串扰 

 

容性耦合噪声

 

 

当两个电路或导线彼此靠近时，它们之间会形成固有电容。该电容构成一条导电路径，使信号在线路之间混合，从而将噪声引入电路。这类容性耦合噪声也可称为电场耦合或近场干扰。

 

容性耦合噪声取决于电路中的电压变化和耦合电容值。耦合电容受两个电路之间距离的影响。距离越近，耦合电容越大，距离越远，耦合电容越小。耦合电容也可称为互容。  

 

 

容性耦合噪声抑制方法 

 

 

抑制容性耦合噪声的最佳方法是减小耦合电容。如上所述，耦合电容与电路之间的距离成反比，因此，我们可以增加两个电路之间的距离。然而，随着电路日益小型化，这种方法往往不具可行性。在这种情况下，我们可以考虑以下推荐的方法。 

 

屏蔽 

 

常用的抑制容性耦合噪声方法是采用屏蔽装置，例如法拉第笼，可有效减少耦合干扰。将屏蔽装置放在电容耦合的电路之间，并在信号源连接点之外的位置进行接地，将噪声电流直接导入大地。使用法拉第笼时，必须将屏蔽装置接地。若处于开路或悬浮状态，可能会增加系统中的容性耦合噪声。 

 

限制平行导线长度 

 

两条平行导线之间会形成天然的电容器。两条导线充当电容器的极板，空气作为电介质。限制平行导线的长度可以降低耦合电容值。  

 

高 DV/DT 信号 

 

在开关电路中，高 dv/dt 信号是耦合电容的来源。它们大多会在开关点与地之间形成耦合电容，从而引发共模干扰噪声。通过降低信号的 dv/dt 值或增加信号上升时间，可有效抑制由此产生的容性耦合噪声。 

 

接地方式 

 

在电路中采用适当的接地方案，是抑制容性耦合噪声的首选方法。选择单点、多点或混合接地等接地方法时，需要考虑电路规格，尤其是工作频率。

 

走线长度 

 

在电路板中，缩短走线长度是抑制容性耦合噪声的有手段。此外，均衡输入引线长度也有助于降低耦合电容。

 

杂散电容 

 

杂散电容会增大耦合电容值。如果减少或消除杂散电容，耦合电容值也会随之降低，从而抑制电路中的容性耦合噪声。  

 

其他降噪手段 

 

除了上文讨论的容性耦合噪声抑制方法外，也可采用其他降噪技术，通过将信号线绞合来减小电容，是另一种可行的噪声抑制手段。不过，应当审慎采用降噪技术，以免引发其他电路问题。  

 

当电路间距离较近时，容性耦合噪声的抑制至关重要。点击下图查看白皮书，了解 Cadence Sigrity X 所提供的兼顾电源影响的信号完整性分析，可以如何将反射、串扰、时序和其它效应一起进行分析，最终使产品与规格相符，并实现更好的性能。