TPS70358旨在为TI DSP，处理器电源，ASIC，FPGA和需要双输出电压调节器的数字应用提供完整的电源管理解决方案。定序功能的简易可编程性使该系列成为任何具有电源排序要求的TI DSP应用的理想选择。差分特性，如精度，快速瞬态响应，SVS监控电路（上电复位），手动复位输入和使能功能，提供完整的系统解决方案。
TPS70358稳压器提供极低的压差和具有上电顺序控制的双输出，主要用于DSP应用。这些器件具有低噪声输出性能，无需使用任何额外的滤波器旁路电容，设计具有快速瞬态响应，并且具有47μF低ESR电容器的稳定性。
TPS70358具有固定的3.3V /2.5V电压选项。稳压器1最高可支持1 A，稳压器2最高可支持2 A.独立的电压输入允许设计人员配置源功率。
因为PMOS传输元件表现为低值电阻，压差电压非常低（调节器1上通常为160 mV），并且与输出电流成正比。此外，由于PMOS传输元件是电压驱动器件，因此静态电流非常低并且与输出负载无关（在整个输出电流范围内最大为250μA）。这个LDO系列还具有睡眠模式;向EN（使能）施加高电平信号会关闭两个稳压器，在T J = 25°C时将输入电流降至1μA。
EN时启用器件引脚连接到低电平输入电压。两个稳压器的输出电压分别在V SENSE1 和V SENSE2 引脚上检测。
SEQ引脚的输入信号控制功率两个监管机构的序列。当器件使能且SEQ端子拉高或保持开路时，V OUT2 先导通，V OUT1 保持截止，直到V OUT2 达到其调节输出电压的大约83％。此时V OUT1 打开。如果V OUT2 被拉低到其调节电压的83％（即过载条件），则V OUT1 将被关闭。将SEQ端子拉低可以反转上电顺序，并且首先打开V OUT1 。 SEQ引脚连接到内部上拉电流源。
对于每个稳压器，有一个内部放电晶体管在稳压器关闭（禁用）时对输出电容放电。
PG1引脚报告V OUT1 的电压条件。 PG1引脚可用于为稳压器1提供的电路实现SVS（上电复位）。
TPS70358具有复位（SVS，POR或上电复位）。 RESET是低电平有效开漏输出，需要一个上拉电阻才能正常工作。上拉时，当满足以下所有三个条件时，RESET在120 ms延迟后进入高阻抗状态（即逻辑高电平）。首先，V IN1 必须高于欠压条件。其次，手动复位（MR）引脚必须处于高阻态。第三，V OUT2 必须高于其调节电压的约95％。要监视V OUT1 ，PG1输出引脚可以连接到MR1或MR2。 RESET可用于驱动复位电源或低电量指示灯。如果不使用RESET，它可以悬空。
内部偏置电压由V IN1 供电，并且需要2.7 V才能实现全部功能。每个稳压器输入都有一个欠压锁定电路，可防止每个输出在相应输入达到2.5 V之前导通。
