深入解析PLL1707-Q1：高性能多时钟发生器的理想选择

在电子设计领域，时钟发生器是系统稳定运行的关键部件。今天要介绍的是德州仪器（TI）的PLL1707 - Q1，一款专为满足汽车应用需求而设计的低成本、高性能多时钟发生器。

文件下载：pll1707-q1.pdf

一、产品概述

PLL1707 - Q1是一款3.3V双PLL多时钟发生器，具备27 - MHz主时钟输入，能够从该参考输入频率生成四个系统时钟和两个缓冲的27 - MHz时钟。它支持多种采样频率，输出时钟具有零PPM误差和低抖动的特点，非常适合用于MPEG - 2应用，如DVD刻录机、硬盘录像机、多媒体PC的DVD附加卡、数字高清电视系统和机顶盒等。

二、产品特性亮点

2.1 丰富的时钟输出

• 该器件可以生成四个系统时钟SCKO0 - SCKO3，以及两个27 - MHz的主时钟MCKO1和MCKO2。其中，SCKO0固定输出33.8688MHz时钟；SCKO1可根据不同条件选择输出24.576MHz或36.864MHz；SCKO2和SCKO3的输出频率则由采样频率(f{S})决定，分别为256(f{S})和384(f_{S}) ，支持的采样频率包括32kHz、44.1kHz、48kHz、64kHz、88.2kHz和96kHz。

  2.2 低抖动性能

• 时钟抖动是衡量时钟信号质量的重要指标之一。PLL1707 - Q1的典型时钟抖动仅为50ps，能够为系统提供稳定、精确的时钟信号，满足高性能音频DAC和/或ADC对低抖动的要求。

  2.3 多种控制方式

• 采用并行控制方式，可通过采样频率控制引脚（FS1、FS2）、采样率控制引脚（SR）和SCKO1频率选择控制引脚（CSEL）对时钟输出进行灵活控制，用户可以根据实际需求选择合适的采样频率、采样率和SCKO1频率。

  2.4 其他特性

• 该产品经过汽车应用认证，工作温度范围为 - 40°C至85°C，具备良好的可靠性和稳定性。此外，它采用3.3V单电源供电，使用20引脚SSOP封装，为无铅产品，符合环保要求。

三、电气特性分析

3.1 数字输入/输出特性

• 数字输入逻辑兼容CMOS，输入逻辑高电平(V{IH})最小为0.7(V{DD})，输入逻辑低电平(V{IL})最大为0.3(V{DD})。输入逻辑电流(I{IH})在(V{IN}=V{DD})时最大为100µA，(I{IL})在(V_{IN}=0V)时最大为±10µA。
• 数字输出逻辑也为CMOS类型，输出逻辑高电平(V{OH})在(I{OH}=-4mA)时为(V{DD}-0.4V)，输出逻辑低电平(V{OL})在(I_{OL}=4mA)时最大为0.4V。

  3.2 主时钟特性

• 主时钟MCKO1和MCKO2的频率范围为26.73MHz至27.27MHz，典型值为27MHz。输入电平(V{IH})最小为0.7(V{CC})，(V{IL})最大为0.3(V{CC})，输入电流在(V{IN}=V{CC})和(V_{IN}=0V)时均最大为±10µA。
• 输出电压为3.5Vp - p，输出上升时间和下降时间在20%至80%和80%至20%的(V_{DD})范围内典型值均为2ns，占空比在晶体振荡时为45%至55%，典型值为51%；外部时钟时为50%。时钟抖动典型值为50ps，上电时间为0.5ms至1.5ms。

  3.3 PLL交流特性

• 系统时钟SCKO0 - SCKO3的输出特性也有详细规定。例如，SCKO0固定输出33.8688MHz，SCKO1在48kHz时可选择输出24.576MHz或36.864MHz，SCKO2和SCKO3根据采样频率输出相应的频率。输出上升时间和下降时间典型值均为2ns，占空比为45%至55%，典型值为50%。SCKO0和SCKO1的输出时钟抖动为58ps至100ps，SCKO2和SCKO3为50ps至100ps，频率稳定时间为50ns至150ns，上电时间为3ms至6ms。

  3.4 电源和温度特性

• 电源电压(V{CC})和(V{DD})范围为2.7V至3.6V，典型值为3.3V。在(V{DD}=V{CC}=3.3V)且(f{S}=48kHz)的条件下，电源电流(I{DD}+I_{CC})典型值为19mA，最大功率为35mA，功耗为63mW至130mW。
• 工作温度范围为 - 40°C至85°C，热阻(theta_{JA})典型值为150°C/W。

四、工作原理与控制方式

4.1 主时钟和系统时钟输出原理

• PLL1707 - Q1由双PLL时钟和主时钟发生器组成，它接受一个27 - MHz的主时钟输入，可以是XT1和XT2之间的晶体振荡器，也可以是XT1的外部输入（此时XT2必须开路）。主时钟经过内部的PLL和分频器处理后，生成所需的系统时钟和主时钟输出。

  4.2 电源复位与功能控制

• 该器件具有内部上电复位电路，在上电后，经过1024个主时钟周期，所有时钟输出将以默认设置启用。其内置功能可以通过并行模式进行控制，使用SR、FS1和FS2引脚。用户可以通过这些引脚选择采样频率、采样率和SCKO1频率。
• 在并行模式下，采样频率组可由FS1和FS2选择，例如FS2低电平、FS1低电平选择48kHz采样频率；采样率可由SR选择，SR低电平为标准采样率，高电平为双倍采样率；SCKO1频率可由CSEL选择，CSEL低电平输出36.864MHz，高电平输出24.576MHz。

五、应用场景与典型连接

5.1 应用场景

• PLL1707 - Q1在MPEG - 2应用中表现出色，可用于DVD刻录机、硬盘录像机、DVD播放器、多媒体PC的DVD附加卡、数字高清电视系统和机顶盒等。它能够从27 - MHz的视频时钟为CD - DA DSP、DVD DSP、卡拉OK DSP、ADC和DAC等提供音频系统时钟。

  5.2 典型连接

• 典型连接图显示，PLL1707 - Q1有四个数字和模拟电源地，但建议使用一个公共接地连接以避免闩锁或其他电源相关问题。电源应尽可能靠近器件进行旁路处理。在时钟输出端，为了获得良好的抖动性能，应尽量减小负载电容，推荐通过缓冲器驱动时钟输出，特别是在SCKO0和SCKO1有重负载的情况下。

六、总结与思考

PLL1707 - Q1凭借其丰富的时钟输出、低抖动性能、灵活的控制方式和广泛的应用场景，成为电子工程师在设计高性能系统时钟时的一个优秀选择。在实际应用中，我们需要根据具体的系统需求，合理选择采样频率、电源配置和外部电路连接，以充分发挥该器件的性能优势。同时，也需要注意ESD防护等问题，避免器件受到损坏。大家在使用PLL1707 - Q1的过程中遇到过哪些问题呢？又是如何解决的呢？欢迎在评论区分享交流。