瑞萨RA系列FSP库开发实战指南之SPI通讯协议的结构和功能

22.2

瑞萨SPI功能框图

以RA6M5为例，SPI的功能结构框图如下图所示。接下来我们大致地研究一下它的结构和功能。

见图注1，瑞萨RA6M5有两个SPI外设，分别是SPI0，SPI1，每个SPI都有2~3组，下面是关于SPI各引脚的说明，以SPI0_A为例，见下表，其中值得一提的是，当MCU作为主机时，有多个从机时，从机可通过SSLA0~SSLA3作为片选信号线来连接主机，而当MCU作为从机时，则通过SSLA0作为片选线连接主机。

SPI_0的IO引脚描述：

注

SPI0的引脚名称表示为“⋯A”或“⋯An”，SPI1的引脚名称表示为“⋯B”或“⋯Bn”（n=0、1、2或3）。

见图注2，其中：

• Master：主机通讯模式

• Slave：从机通讯模式

• Normal：正常通讯模式

• Loopback：环回模式1（接受数据=反转发送数据）

• Loopback：环回模式2（接受数据=发送数据）

见图注3，其中：

• SPTX：发送缓冲器

• SPRX：接受缓冲器

见图注4，对于瑞萨RA6M5的SPI外设的寄存器介绍，见下表：

SPI的寄存器

注

我们这里主要介绍的是瑞萨的fsp库的使用，所以在这里寄存器我们在这里做一些简单的介绍。

见图注5，SPI波特率设置由寄存器SPBR与SPMDm.BRDV[1:0]设置的组合在主模式下设置。当SPI处于从机模式时，比特率取决于输入时钟PCLKA的比特率，与SPBR和SPMDm.BRDV[1:0]位（比特率分频设置）的设置无关。

见图注6，其中：

• SPIi_SPRI：接收缓冲区满事件输出。

• SPIi_SPTI：发送缓冲区空事件输出。

• SPIi_SPEI：模式故障、欠载、溢出或奇偶校验错误事件输出。

• SPIi_SPII：SPI空闲事件输出。

• SPIi_SPCEND：传输完成事件输出。