德州仪器PLL1707和PLL1708：低抖动多时钟发生器的卓越之选

在电子设计的世界里，时钟发生器扮演着至关重要的角色，尤其是在对时钟精度和抖动要求极高的音频和视频应用中。德州仪器的PLL1707和PLL1708这两款低抖动多时钟发生器，无疑是众多工程师的得力助手。今天，我们就来深入了解一下这两款产品。

文件下载：pll1707.pdf

产品概述

PLL1707和PLL1708均为低成本、锁相环（PLL）多时钟发生器，它们能够从27-MHz的参考输入频率产生四个系统时钟和两个27-MHz的缓冲时钟。这两款产品的主要区别在于控制方式，PLL1707采用并行控制，而PLL1708则支持串行控制。它们采用20引脚SSOP封装，是无铅产品，工作温度范围为 -25°C至85°C。

产品特性

时钟输出丰富

这两款产品能够生成多种音频系统时钟，以满足不同的应用需求。PLL1707可生成的音频系统时钟包括：SCKO0为768 fS（(f{S}=44.1 kHz)）；SCKO1为768 fS、512 fS（(f{S}=48 kHz)）；SCKO2为256 fS（(f{S}=32,44.1,48,64,88.2,96 kHz)）；SCKO3为384 fS（(f{S}=32,44.1,48,64,88.2,96 kHz)）。PLL1708的时钟输出更为丰富，SCKO0同样为768 fS（(f{S}=44.1 kHz)），SCKO1则有768 fS、512 fS、384 fS、256 fS（(f{S}=48 kHz)）可选，SCKO2为256 fS（(f{S}=16,22.05,24,32,44.1,48,64,88.2,96 kHz)），SCKO3为384 fS（(f{S}=16,22.05,24,32,44.1,48,64,88.2,96 kHz)）。

低抖动与高精度

PLL1707和PLL1708具有极低的时钟抖动，典型值仅为50 ps，同时输出时钟的PPM误差为零，能够为系统提供高精度的时钟信号。这对于对时钟精度要求极高的音频DAC和ADC等设备来说至关重要。

多采样频率支持

两款产品支持多种采样频率。PLL1707支持的采样频率包括32 kHz、44.1 kHz、48 kHz、64 kHz、88.2 kHz和96 kHz；PLL1708的采样频率范围更广，涵盖了16 kHz、22.05 kHz、24 kHz、32 kHz、44.1 kHz、48 kHz、64 kHz、88.2 kHz和96 kHz。

单电源供电

它们采用3.3-V单电源供电，简化了电源设计，降低了系统成本和复杂度。

电气特性

数字输入/输出

在数字输入方面，逻辑输入与CMOS兼容，输入逻辑高电平VIH为0.7VDD，输入逻辑低电平VIL为0.3VDD。输入逻辑电流IIH在VIN = VDD时，典型值为65 µA，最大值为100 µA；IIL在VIN = 0 V时为±10 µA。在数字输出方面，输出逻辑高电平VOH在IOH = –4 mA时为VDD – 0.4 V，输出逻辑低电平VOL在IOL = 4 mA时为0.4 V。

主时钟特性

主时钟频率范围为26.73 MHz至27.27 MHz，典型值为27 MHz。输入电平VIH为0.7 VCC，VIL为0.3 VCC。输入电流IIH在VIN = VCC时为3.5 µA，IIL在VIN = 0 V时为±10 µA。输出电压为Vp-p，输出上升时间和下降时间在20%至80%和80%至20%的VDD范围内均为2.0 ns。时钟占空比在晶体振荡时为45%至55%，典型值为51%；对于外部时钟为50%。时钟抖动典型值为50 ps，上电时间为0.5 ms至1.5 ms。

PLL交流特性

PLL的输出系统时钟频率根据不同的配置有所不同。例如，SCKO0固定输出33.8688 MHz，SCKO1在48 kHz时可选择不同的频率。输出上升时间和下降时间在20%至80%和80%至20%的VDD范围内均为2.0 ns，输出占空比为45%至55%。

引脚功能与连接

引脚功能

两款产品的引脚功能基本相似，但在控制引脚方面有所不同。PLL1707的控制引脚包括FS1、FS2、SR和CSEL，用于并行控制；PLL1708则使用MC、MD和MS进行串行控制。其他引脚如AGND、DGND1 - 3、VCC、VDD1 - 3等分别用于模拟地、数字地、模拟电源和数字电源。MCKO1和MCKO2为27-MHz主时钟输出，SCKO0 - 3为系统时钟输出。

连接注意事项

在连接时，建议使用一个公共接地连接，以避免闩锁或其他与电源相关的问题。电源应尽可能靠近设备进行旁路处理。对于时钟输出，为了避免影响PLL1707/8的抖动性能，建议在所有输出时钟上使用外部缓冲器，特别是当SCKO0和SCKO1上有重负载时。

工作原理

主时钟与系统时钟输出

PLL1707/8由双PLL时钟和主时钟发生器组成，能够从27-MHz的主时钟产生四个系统时钟和两个缓冲的27-MHz时钟。主时钟可以是放置在XT1和XT2之间的晶体振荡器，也可以是外部输入到XT1的时钟信号。如果使用外部主时钟，XT2必须开路。

上电复位

PLL1707/8具有内部上电复位电路。PLL1708的模式寄存器在电源上电复位时会初始化为默认设置。在复位期间，所有时钟输出在加电时间后以默认设置启用。内部上电复位在(V_{DD}>2.0 V)（典型值）时，会在1024个主时钟周期内自动完成。

功能控制

PLL1707采用并行模式（硬件模式）进行控制，可通过SR、FS1和FS2选择采样频率组、采样率等功能。PLL1708则支持串行模式（软件模式），使用MS、MC和MD三个引脚进行控制，可实现更多的功能选择，如每个时钟输出的启用/禁用、电源关断等。

应用场景

PLL1707和PLL1708适用于多种基于MPEG - 2的系统，如HDD + DVD录像机、DVD录像机、HDD录像机、DVD播放器、多媒体PC的DVD附加卡、数字HDTV系统和机顶盒等。它们能够从27-MHz的视频时钟为CD - DA DSP、DVD DSP、卡拉OK DSP、ADC和DAC等设备提供音频系统时钟。

总结

德州仪器的PLL1707和PLL1708以其丰富的时钟输出、低抖动、多采样频率支持等特性，为音频和视频应用提供了可靠的时钟解决方案。无论是并行控制的PLL1707还是串行控制的PLL1708，都能满足不同工程师的设计需求。在实际应用中，合理选择和使用这两款产品，能够有效提高系统的性能和稳定性。你在使用这两款产品时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。