德州仪器PLL1705/PLL1706：低抖动多时钟发生器的卓越之选

在电子设计领域，时钟发生器对于系统的稳定运行起着至关重要的作用。今天，我们就来深入了解一下德州仪器（TI）推出的两款低抖动多时钟发生器——PLL1705和PLL1706。

文件下载：pll1706.pdf

产品概述

PLL1705和PLL1706是低成本的锁相环（PLL）多时钟发生器，二者使用相同的芯片，除了模式控制外电气特性相同。它们能够以27-MHz的参考输入频率产生四个系统时钟和两个27-MHz的缓冲时钟，为多种应用场景提供了灵活且稳定的时钟解决方案。

产品特性

• 丰富的时钟输出：支持多种音频系统时钟输出，如SCKO0固定输出33.8688 MHz，SCKO1可选择输出384 fS或768 fS（(f{S}=44.1 kHz)），SCKO2输出256 fS，SCKO3输出384 fS，且支持多种采样频率（(f{S}=32)、44.1、48、64、88.2、96 kHz）。
• 低抖动性能：典型时钟抖动仅为50 ps，能够满足高性能音频DAC和ADC对低抖动的要求。
• 单电源供电：采用3.3-V单电源供电，简化了电源设计。
• 多种控制方式：PLL1705支持并行控制，PLL1706支持串行控制，满足不同的设计需求。
• 封装形式：采用20引脚SSOP（150 mil）封装，且为无铅封装。

应用领域

PLL1705和PLL1706在多个领域都有广泛的应用，特别是在基于MPEG - 2的系统中，如DVD播放器、多媒体PC的DVD附加卡、数字高清电视系统和机顶盒等。它们能够为这些系统中的音频处理提供稳定的时钟信号，确保音频质量。

技术细节

电气特性

在(T{A}=25^{circ} C)，(V{DD1}-V{DD3}(=V{DD})=V{CC}=3.3 V)，(f{M}=27 MHz)晶体振荡，(f_{S}=48 kHz)的条件下，PLL1705和PLL1706展现出了良好的电气性能。

• 数字输入/输出：逻辑输入与CMOS兼容，输入逻辑电平、电流等参数都有明确的规范。
• 主时钟特性：主时钟频率稳定在27 MHz左右，具有合适的输入电平、电流，输出电压、上升时间、下降时间和占空比等参数也符合设计要求，时钟抖动典型值为50 ps。
• PLL交流特性：各个系统时钟输出频率稳定，输出上升时间、下降时间和占空比都在合理范围内，输出时钟抖动典型值为50 ps，频率稳定时间和上电时间也有相应的规定。
• 电源要求：电源电压范围为2.7 - 3.6 V，典型供电电流为19 mA，功耗在63 - 90 mW之间，还支持电源关断模式。

引脚分配与功能

PLL1705和PLL1706的引脚分配明确，每个引脚都有特定的功能。例如，AGND为模拟地，CSEL用于SCKO1频率选择控制，MCKO1和MCKO2为27-MHz主时钟输出，SCKO0 - 3为系统时钟输出等。

工作原理

PLL1705/6由双PLL时钟和主时钟发生器组成，主时钟可以是XT1和XT2之间的晶体振荡器，也可以是XT1的外部输入（此时XT2必须开路）。PLL电路通过对输入的27-MHz主时钟进行处理，产生所需的系统时钟。

功能控制

• PLL1705（并行模式）：可以通过SR、FS1和FS2引脚选择采样频率组和采样率。
• PLL1706（串行模式）：通过ML、MC和MD三个引脚组成的三线接口进行控制，可以实现采样频率选择、采样率选择、时钟输出使能/禁用和电源关断等功能。

性能曲线

从典型性能曲线中可以看出，时钟抖动与采样频率、电源电压、自由空气温度和负载电容等因素有关。在实际设计中，需要根据具体的应用场景和要求，合理选择这些参数，以确保时钟抖动在可接受的范围内。同时，占空比也会受到电源电压和自由空气温度的影响。

连接与应用

在连接电路方面，PLL1705和PLL1706有四个数字和模拟电源地，但建议使用一个公共接地连接，以避免闩锁或其他电源相关问题。电源应尽可能靠近器件进行旁路处理。在MPEG - 2应用中，它们能够为音频解码器、CD - DA/DVD DSP和DAC等提供音频系统时钟。

注意事项

在使用PLL1705和PLL1706时，需要注意ESD防护，因为这些集成电路可能会受到ESD损坏。同时，要注意绝对最大额定值，避免超过这些额定值导致器件永久性损坏。

总的来说，PLL1705和PLL1706是两款性能出色的多时钟发生器，能够为电子工程师在音频系统设计中提供稳定、灵活的时钟解决方案。大家在实际应用中，有没有遇到过类似时钟发生器的使用问题呢？欢迎在评论区分享交流。