ADP5072：双路高性能DC - DC调节器的技术剖析与应用指南

一、引言

在电子设备的电源管理领域，高性能的DC - DC调节器至关重要。ADP5072作为一款双路DC - DC调节器，能生成独立调节的正负电源轨，在众多应用场景中展现出卓越的性能。本文将深入解析ADP5072的特点、工作原理、应用信息等内容，为电子工程师在设计中提供全面的参考。

文件下载：ADP5072.pdf

二、ADP5072主要特性

输入电压与输出调节

ADP5072 的输入电源电压范围为 2.85 V 至 5.5 V，支持广泛的应用。它能生成独立的正（(V{POS})）负（(V{NEG})）输出，正输出可调节至 35 V，负输出可调节至 - 30 V。其中，升压调节器集成 1.0 A 主开关用于生成 (V{POS})，反相调节器集成 0.6 A 主开关用于生成 (V{NEG})。

频率与同步

该调节器具有 1.2 MHz/2.4 MHz 的开关频率，还支持从 1.0 MHz 到 2.6 MHz 的可选外部频率同步，方便在敏感应用中进行噪声滤波。

软启动与噪声控制

具备电阻可编程软启动定时器，可防止上电时的浪涌电流。同时，采用压摆率控制技术，降低系统噪声。

启动顺序与保护功能

提供灵活的启动顺序控制，可实现对称启动、(V{POS}) 先启动或 (V{NEG}) 先启动。此外，还具备欠压锁定（UVLO）、过流保护（OCP）、过压保护（OVP）和热关断（TSD）等保护功能。

封装与温度范围

采用 1.61 mm × 2.18 mm 的 20 球 WLCSP 封装，结温范围为 - 40°C 至 + 125°C。

三、工作原理

脉冲宽度调制（PWM）模式

升压和反相调节器在固定频率下工作，由内部振荡器设定。每个振荡器周期开始时，MOSFET 开关导通，电感电流增加，当电流检测信号超过峰值电感电流阈值时，MOSFET 开关关断，通过调整峰值电感电流阈值来调节输出电压。

脉冲跳跃调制模式

在轻载运行时，调节器可跳过脉冲以维持输出电压调节，提高设备效率。

欠压锁定（UVLO）

UVLO 电路监测 AVIN 引脚电压，当输入电压低于 (V{UVLO_FALLING}) 阈值时，两个调节器关闭；当电压高于 (V{UVLO_RISING}) 阈值时，软启动周期开始，调节器启用。

振荡器与同步

ADP5072 的升压调节器 SW1 引脚和反相调节器 SW2 引脚驱动相位相差 180°，减少峰值电流消耗和噪声。基于锁相环（PLL）的振荡器生成内部时钟，可选择两种内部生成的频率选项或外部时钟同步。

内部调节器

VREF 调节器为反相调节器反馈网络提供参考电压，同时包含电流限制电路，保护电路免受意外负载影响。

四、关键功能详解

精确使能

ADP5072 为升压和反相调节器分别提供使能引脚 EN1 和 EN2，具备精确使能电路和准确的参考电压，可方便地与其他电源进行时序控制，也可作为可编程 UVLO 输入。

软启动

每个调节器都有软启动电路，在启动时以受控方式提升输出电压，限制浪涌电流。软启动时间可通过在 SS 引脚和 AGND 之间连接电阻进行调整。

压摆率控制

采用可编程输出驱动器压摆率控制电路，降低开关节点的压摆率，减少振铃和电磁干扰（EMI）。可通过连接 SLEW 引脚到不同位置来设置不同的压摆率。

电流限制保护

升压和反相调节器都有电流限制保护电路，当电感峰值电流在过载或短路情况下超过过流限制阈值时，调节器进入打嗝模式，停止开关操作，经过 (t_{HICCUP}) 后重新启动软启动周期，直至过流情况消除。

过压保护

在 FB1 和 FB2 引脚分别为升压和反相调节器设置了过压保护机制。当 FB1 引脚电压超过 (V{OV1}) 阈值时，SW1 停止开关；当 FB2 引脚电压低于 (V{OV2}) 阈值时，反相调节器停止开关。

热关断

当 ADP5072 结温超过 (T{SHDN}) 时，热关断电路关闭 IC。结温过高可能由长时间大电流运行、电路板设计不佳或环境温度过高等原因导致。热关断具有滞后特性，当温度下降到 (T{SHDN}-T_{HYS}) 以下时，各启用通道会执行软启动。

启动顺序

通过 SEQ 引脚可实现三种不同的使能模式：

1. 手动使能模式：SEQ 引脚开路，升压和反相调节器分别由各自的精确使能引脚控制。
2. 同时使能模式：SEQ 引脚连接到 AVIN 引脚，当 EN2 引脚置高时，两个调节器同时上电。
3. 顺序使能模式：SEQ 引脚拉低，可通过 EN1 或 EN2 引脚先启用 (V{POS}) 或 (V{NEG})，另一个引脚保持低电平，当主电源完成软启动且反馈电压达到目标值的约 85% 时，辅助电源启用。

五、应用信息

元件选择

反馈电阻

通过外部电阻分压器设置输出电压，要确保分压器电流至少为 (10×I{FB1}) 或 (10×I{FB2})，以减少反馈偏置电流对输出电压精度的影响。计算公式如下：

• 升压调节器：(V{POS}=V{FB1}×(1 + frac{R{FT1}}{R{FB1}}))
• 反相调节器：(V{NEG}=V{FB2}-frac{R{FT2}}{R{FB2}}(V{REF}-V{FB2}))

输出电容

较高的输出电容值可降低输出电压纹波，改善负载瞬态响应。建议使用 X5R 或 X7R 电介质的陶瓷电容，额定电压为 25 V 或 50 V。需考虑电容在温度、直流偏置和公差等因素下的变化，计算公式为 (C{EFFECTIVE}=C{NOMINAL}×(1 - TEMPCO)×(1 - DCBIASCO)×(1 - Tolerance))。同时，应选择低等效串联电阻（ESR）和等效串联电感（ESL）的电容，以最小化输出电压纹波。

输入电容

较高值的输入电容有助于降低输入电压纹波，改善瞬态响应。建议将输入电容尽可能靠近 AVIN 引脚和 PVIN 引脚放置，使用低 ESR 电容，稳定所需的有效电容最小值为 10 µF。

VREF 电容

VREF 引脚和 AGND 之间需要连接一个 1.0 µF 的陶瓷电容。

软启动电阻

在 SS 引脚和 AGND 引脚之间连接电阻可增加软启动时间，软启动时间范围为 4 ms（268 kΩ）至 32 ms（50 kΩ），计算公式为 (t{ss}=38.4×10^{-3}-1.28×10^{-7}×R{ss}(Omega))，其中 (50 kΩ ≤ R_{ss} ≤ 268 kΩ)。

二极管

建议使用低结电容的肖特基二极管，当输出电压高于 5 V 时，优选结电容小于 40 pF 的二极管。

电感选择

• 升压调节器：电感值建议在 1 µH 至 22 µH 范围内，以平衡电感电流纹波和效率。通过一系列公式计算电感值和相关参数，如开关占空比 (DUTY1=left(frac{V{POS}-V{IN}+V{DIODE1}}{V{POS}+V{DIODE1}}right)) 等。当占空比大于 50% 时，需要斜率补偿来稳定电流模式环路。
• 反相调节器：同样，电感值建议在 1 µH 至 22 µH 范围内，通过类似的公式计算相关参数，如开关占空比 (DUTY2=left(frac{vert V{NEG}vert + V{DIODE2}}{V{IN}+vert V{NEG}vert + V{DIODE2}}right)) 等。当占空比大于 50% 时，也需要斜率补偿。

环路补偿

升压调节器

补偿调节反馈环路，确保调节器交叉频率小于或等于右半平面零点频率的十分之一。通过一系列公式计算补偿电阻 (R{C1}) 和补偿电容 (C{C1})。

反相调节器

与升压调节器类似，补偿调节反馈环路，确保交叉频率小于右半平面零点频率。通过相应公式计算补偿电阻 (R{C2}) 和补偿电容 (C{C2})。

常见应用

文档提供了一系列常见组件选择，适用于典型的 (V{IN})、(V{POS}) 和 (V_{NEG}) 条件。例如，对于 5 V 输入电压生成 ±15 V 输出电压的应用，给出了具体的组件值和效率曲线。

六、布局考虑

良好的 PCB 布局对于实现 ADP5072 的高性能至关重要。布局时应遵循以下原则：

1. 输入旁路电容（CIN）应靠近 PVIN 引脚和 AVIN 引脚。
2. 高电流路径应尽可能短，包括升压调节器和反相调节器的相关连接。
3. 板的顶层应将 AGND 引脚和 PGND 引脚分开，避免 AGND 引脚受开关噪声污染，并通过过孔将它们连接到板的接地平面。
4. 高电流走线应尽可能短而宽，以减少寄生串联电感，降低尖峰和 EMI。
5. 避免在连接到 SW1 和 SW2 引脚的节点或电感 L1 和 L2 附近布线高阻抗走线，防止辐射开关噪声注入。反馈电阻应尽可能靠近 FB1 和 FB2 引脚。
6. 补偿组件应尽可能靠近 COMP1 和 COMP2 引脚，避免与反馈电阻共享过孔到接地平面，防止高频噪声耦合到敏感引脚。
7. CVREF 电容应尽可能靠近 VREF 引脚，确保 VREF 引脚和 (R_{FB2}) 之间使用短走线。

七、总结

ADP5072 是一款功能强大的双路 DC - DC 调节器，具有独立的正负输出、灵活的启动顺序、多种保护功能和良好的性能表现。电子工程师在设计中，应根据具体应用需求，合理选择元件、进行环路补偿和优化 PCB 布局，以充分发挥 ADP5072 的优势，实现高效、稳定的电源管理。在实际应用中，你是否遇到过类似调节器的使用问题？又是如何解决的呢？欢迎在评论区分享你的经验。