CDCE421A：高性能低相位噪声时钟发生器的深度解析

在电子设计领域，时钟发生器的性能对整个系统的稳定性和可靠性起着至关重要的作用。今天，我们就来深入探讨德州仪器（TI）推出的CDCE421A，一款高性能、低相位噪声的时钟发生器。

文件下载：cdce421a.pdf

一、CDCE421A的主要特性

1. 电源与输出类型

CDCE421A采用3.3V单电源供电，支持LVPECL或LVDS输出模式。这种设计使得它在不同的应用场景中都能灵活适配，满足多样化的需求。

2. 高性能时钟乘法器

它集成了晶体振荡器电路和频率合成器，能够实现高效的时钟信号处理。其低输出抖动特性尤为突出，典型的RMS抖动仅为380fs（从10kHz到20MHz），这对于对时钟精度要求极高的应用来说至关重要。

3. 低相位噪声

在高频（如708 - MHz LVPECL）下，CDCE421A表现出出色的低相位噪声性能。通常在离载波10kHz处为 - 109dBc/Hz，在10MHz处为 - 146dBc/Hz，有效减少了信号干扰，提高了系统的稳定性。

4. 输入与输出频率范围

支持27.35MHz至38.33MHz的晶体或LVCMOS输入频率，输出频率范围则从10.9MHz到766.7MHz以及875.2MHz到1175MHz，覆盖了较宽的频率区间，适用于多种不同频率需求的应用。

5. 输出接口

提供LVDS和LVPECL两种输出接口。LVDS输出适用于10.9 - MHz至400 - MHz的频率范围，具有100 - Ω差分片外终端；LVPECL输出则适用于10.9 - MHz至1.175 - GHz的频率范围，满足不同的高速数据传输需求。

6. 内部结构与功耗

内部集成了两个电压控制振荡器（VCO），支持宽输出频率范围，同时还配备了可编程环路滤波器。在功耗方面，3.3V供电时，LVDS模式下典型功耗为274mW，LVPECL模式下为250mW，具有较好的节能效果。

7. 其他特性

具备芯片使能控制引脚，方便对设备进行开关控制；采用简单的串行接口，允许在制造后进行编程；集成了片上非易失性存储器（EEPROM），无需施加高电压即可存储设置；采用4 - mm × 4 - mm QFN - 24封装，体积小巧，便于集成；ESD保护超过2kV（HBM），提高了设备的可靠性；工作温度范围为 - 40°C至 + 85°C，适用于工业环境。

二、工作原理与输出频率计算

CDCE421A内部有两个基于LC的低噪声电压控制振荡器（VCO），工作在1.750 - GHz至2.350 - GHz频率范围。它还集成了晶体振荡器，与外部AT - 切割晶体配合，为基于锁相环（PLL）的频率合成器提供稳定的频率参考。 输出频率（(f{OUT})）与输入晶体频率（(f{XTAL})）成正比，通过预分频器、反馈分频器、输出分频器和VCO选择来设置输出频率。计算公式为： [f{XTAL}=left(frac{Output Divider}{Feedback Divider}right) × f{OUT}] 其中，输出分频器取值为1、2、4、8、16和32；反馈分频器取值为12、16、20和32，且反馈分频器会根据预分频器设置自动调整，预分频器和反馈分频器的乘积应在60至64之间，以维持稳定的控制环路。

三、引脚描述与功能

引脚名称	引脚编号	类型	ESD保护	描述
CE	1	I	Y	芯片使能引脚，CE = 1时启用设备和输出；CE = 0时禁用所有电流源，在LVDS模式下LVDSP = LVDSN = Hi - Z，在LVPECL模式下LVPECLP = LVPECLN = Hi - Z。
GND	8, 9	GND	Y	接地引脚。
No connect	2, 4–6, 11–15, 18–20, 23, 24			这些引脚不连接，保持浮空状态。
OUTN	7	O	Y	高速负差分LVPECL或LVDS输出，输出由CE使能，并由EEPROM配置寄存器选择。
OUTP	10	O	Y	高速正差分LVPECL或LVDS输出，输出由CE使能，并由EEPROM配置寄存器选择。
SDATA	3	I	Y	编程引脚，使用TI专有接口协议。
VCC	16, 17	Power	Y	3.3V电源引脚。
XIN1, XIN2	21, 22	I, GND/NC	Y, N	在晶体输入模式下，XIN1连接到晶体的一端，XIN2连接到另一端；在LVCMOS输入单端驱动模式下，XIN1作为输入参考，XIN2应连接到GND或不连接。

四、设备设置与配置

1. 晶体频率选择

通过查询相关表格（如文档中的Table 2和Table 3），可以根据所需的输出频率确定对应的输入晶体频率、VCO选择、输出分频器、预分频器设置和反馈分频器。例如，若要生成622.08MHz的输出频率，根据表格可知应选择VCO1，输出分频器为1，预分频器设置为3，然后通过公式计算出所需的AT - 切割晶体频率为31.154MHz。

2. 串行接口与控制

CDCE421A采用TI专有的接口协议，可通过单个输入引脚（SDATA）进行配置和编程。该接口仅支持向设备写入数据，若要读取寄存器内容，可在输入引脚发送读取命令，并监测输出引脚（LVDS或LVPECL）。在EEPROM编程阶段，设备需要3.3V ± 300mV的稳定电源电压，以确保数据安全写入。

五、编程与操作模式

1. 编程命令

CDCE421A有多种编程命令，如进入编程模式（001100）、进入寄存器回读模式（111011）、写入不同的字（如Write to Word0 - Word5）以及各种状态机跳转命令等。每个命令都有特定的时序要求，必须按照规定顺序和时间发送，否则会导致超时。

2. 进入编程模式

进入编程模式时，需要向SDATA写入特定的序列（如'001100'）。通过将输入信号SDATA延迟时间(t_{5})得到SDATADELAYED信号，用于锁存SDATA。文档中详细给出了编程时序参数（如(t{1}) - (t{7})、(t{R})和(t_{F})）的要求。

3. EEPROM编程

EEPROM编程时，首先要将所有寄存器加载到RAM中，然后进入EEPROM编程状态（有带锁定和不带锁定两种模式）。在编程状态下，需要等待至少10ms，确保数据安全保存到EEPROM中。最后，通过状态机跳转回到正常操作模式，并循环电源以验证设备是否按编程运行。

4. 进入寄存器回读模式

类似于进入编程模式，将进入寄存器回读模式的命令写入SDATA。命令发出后，SDATA输入重新配置为时钟输入，通过施加时钟信号，将EEPROM内容读取到移位寄存器中，然后从FOUT输出观察。

六、测试与应用相关信息

1. 测试配置

文档中给出了CDCE421A在交流和直流端接情况下的测试配置，包括LVDS和LVPECL的不同测试电路，如LVDS直流端接测试配置、LVPECL直流端接测试配置、LVDS交流端接测试配置和LVPECL交流端接测试配置，这些配置有助于准确测试设备的性能。

2. 抖动特性

当CDCE421A以外部更纯净的LVCMOS输入（如35.42MHz和33.33MHz）为参考时，文档给出了LVPECL输出在708MHz和LVDS输出在400MHz时的单边带相位噪声图和相位噪声数据，从100Hz到40MHz的载波范围，展示了设备在不同输入条件下的抖动特性。

3. 与CDCE421的对比

CDCE421A相对于CDCE421有一些改进，如包含改进的设备启动电路，可用于独立应用；采用改进的LVDS输出缓冲器，其电气特性与CDCE421不同；产品版本标识符位的值为'000'。

4. 启动时间估计

CDCE421A的启动时间可以根据一些参数进行估计，如参考时钟周期、电源上升时间、参考启动时间、延迟时间、VCO校准时间和PLL锁定时间等。通过相关公式可以计算出启动时间的最大值和最小值： [t{MAX}=t{puh}+t{rsu}+t{delay}+t{VCO_CAL}+t{PLL_LOCK}] [t{MIN}=t{pul}+t{rsu}+t{delay}+t{VCO_CAL}+t{PLL_LOCK}]

七、总结

CDCE421A作为一款高性能的时钟发生器，凭借其低抖动、低相位噪声、宽频率范围、灵活的输出接口和方便的编程特性，在众多电子应用领域具有广阔的应用前景。电子工程师在设计时钟电路时，可以充分利用CDCE421A的这些优势，提高系统的性能和可靠性。同时，通过深入理解其工作原理、引脚功能、编程方法和测试配置等方面的知识，能够更好地实现CDCE421A在具体项目中的应用。你在使用类似时钟发生器的过程中遇到过哪些问题呢？欢迎在评论区分享交流。