LMKDB11xx系列PCIe时钟缓冲器深度解析

在高速数字电路的设计领域，时钟信号的精确分配和低抖动特性至关重要。TI的LMKDB11xx系列PCIe时钟缓冲器，凭借其卓越的性能和丰富的功能，成为了众多工程师的首选。本文将深入剖析该系列产品，为电子工程师们提供全面的技术参考。

文件下载：lmkdb1104.pdf

一、产品概述

LMKDB11xx是一系列超低抖动的LP - HCSL时钟缓冲器和时钟复用器，支持PCIe Gen 1至Gen 7标准，并且完全符合DB2000QL规范。这使得它们在PCIe相关的应用中能够提供稳定、可靠的时钟信号，满足高速数据传输的需求。

1.1 关键特性

• 超低抖动：在不同的PCIe标准下，LMKDB11xx都展现出了极低的附加抖动。例如，在156.25MHz时，最大附加抖动仅为31fs（12kHz - 20MHz RMS），为PCIe Gen 4、Gen 5、Gen 6和Gen 7分别提供了13fs、5fs、3fs和2.1fs的最大附加抖动，确保了时钟信号的高精度和稳定性。
• 灵活的电源序列：支持灵活的上电序列，允许输入时钟在设备电源关闭时仍然运行。同时，具备故障安全输入和输出功能，当设备电源关闭时，输入和输出引脚可以被驱动到VDD，而不会产生泄漏或可靠性问题。
• 多模式控制：提供引脚模式、SMBus模式和边带接口（SBI）模式，三种模式可以同时使用。SBI模式能够以高达25MHz的速度快速启用或禁用输出时钟，而SMBus模式则可以在设备上电后接管设备控制和状态读取。
• 可编程特性：每个输出都具有可编程的压摆率、输出幅度摆幅和自动输出禁用功能，并且支持100Ω或85Ω的LP - HCSL输出阻抗，为设计提供了极大的灵活性。

1.2 应用领域

LMKDB11xx系列产品广泛应用于高性能计算、服务器主板、网络接口卡（NIC）/智能网络接口卡（SmartNIC）以及硬件加速器等领域，为这些高速数据处理设备提供稳定的时钟信号。

二、产品对比与引脚配置

2.1 产品对比

该系列包含多种型号，如LMKDB1120、LMKDB1112、LMKDB1108、LMKDB1104和LMKDB1102等，不同型号在输出数量、输出阻抗等方面存在差异，以满足不同应用的需求。例如，LMKDB1120具有20个输出，适用于需要大量时钟信号分配的场景；而LMKDB1102则只有2个输出，更适合对空间和成本有严格要求的应用。

2.2 引脚配置

每个型号的引脚配置都经过精心设计，以实现各种功能。以LMKDB1120为例，其引脚包括时钟输入、时钟输出、电源、逻辑控制和状态等类型。时钟输入引脚（CLKIN_P和CLKIN_N）用于接收差分时钟信号；时钟输出引脚（CLKx_P和CLKx_N）提供LP - HCSL差分时钟输出；电源引脚（VDDA和VDDCLK）为设备提供电源；逻辑控制和状态引脚（如OE#、SBI_EN、PWRGD/PWRDN#等）用于控制输出的启用和禁用、选择SBI模式以及监控设备状态。

三、电气特性

3.1 绝对最大额定值和推荐工作条件

在使用LMKDB11xx时，必须严格遵守绝对最大额定值，以避免设备损坏。例如，VDDx电源引脚的电压范围为 - 0.3V至3.63V，输入电压范围为 - 0.3V至3.63V。推荐工作条件包括环境温度范围为 - 40°C至105°C，电源电压为1.71V至3.6V等。

3.2 时钟输入和输出特性

时钟输入要求包括输入交叉点电压、占空比、差分输入幅度和压摆率等参数。输出特性则涵盖了输出电压、输出阻抗、压摆率、占空比失真等方面。例如，在100MHz、85Ω PCIe测试条件下，输出电压高为670 - 820mV，输出电压低为 - 100 - 100mV，差分输出阻抗为80.75 - 89.25Ω（VDD = 3.3V）。

3.3 抖动特性

抖动是衡量时钟信号质量的重要指标。LMKDB11xx在不同的PCIe标准和输入条件下，都表现出了极低的抖动。例如，在PCIe Gen 5的CC模式下，当输入压摆率≥3.5V/ns、差分输入摆幅≥1600mV时，抖动仅为4.9fs。

四、功能特性详解

4.1 输入特性

• 运行输入时钟：支持在设备电源关闭时运行输入时钟，这对于时钟输入在电源提供之前就可用的情况非常有用。
• 故障安全输入：所有时钟输入引脚和数字输入引脚都支持故障安全功能，确保在设备电源关闭时，引脚可以被驱动到VDD，而不会产生泄漏或可靠性问题。
• 输入配置：输入缓冲级支持四种不同的配置，包括DC耦合HCSL输入、DC耦合LVDS输入（需外部100Ω终端电阻）、AC耦合输入（具有内部自偏置）和内部50Ω接地终端。

4.2 灵活的电源序列

• PWRDN#断言和取消断言：在推荐的电源关闭序列中，PWRDN#应在输入时钟有效时断言，并保持低电平两个连续的输入时钟周期上升沿，以确保所有时钟输出无毛刺地静音。
• OE#断言和取消断言：OE#引脚可以在任何时候断言和取消断言，但只有在时钟输入有效、PWRGD/PWRDN#引脚为高电平且设备电源开启时才会生效。
• 时钟输入和PWRGD/PWRDN#行为：当设备电源关闭时，输入时钟可以运行、浮动、低/低或被拉到VDD，而不受PWRGD/PWRDN#引脚状态的影响。

4.3 LOS和OE

• 额外的OE#引脚：LMKDB1120增加了12个额外的OE#引脚，使每个输出都有一个专用的OE#引脚，提供了更多的设计灵活性，并且与DB2000QL向后兼容。
• 同步OE：输出的启用和禁用是同步的，确保输出无毛刺或短脉冲。
• OE控制：支持三种类型的OE控制，即OE引脚、通过SMBus的OE寄存器位和通过SBI的OE控制，三种控制遵循与逻辑。
• 自动输出禁用：自动输出禁用（AOD）默认启用，可以通过SMBus禁用。当输入时钟无效且LOS#激活时，输出时钟将静音为低/低。
• LOS检测：LOS（输入信号丢失）检测用于判断时钟输入是否有效。当输入时钟有效时，LOS#寄存器位为1，LOS#引脚为高电平；当输入时钟无效时，LOS寄存器位为0，LOS#引脚为低电平。

4.4 输出特性

• 双终端：虽然LP - HCSL输出在常规PCIe应用中不需要外部终端，但LMKDB系列支持双终端，这可能会增加额外的功耗。
• 可编程输出压摆率：通过SMBus和引脚模式提供压摆率控制选项。引脚模式提供全局压摆率控制，而SMBus可以为每个输出单独设置压摆率。
• 可编程输出摆幅：支持在600mV至975mV范围内可编程的LP - HCSL摆幅，所有输出可以通过寄存器AMP和AMP_BANKX进行相同的输出摆幅编程。
• 精确的输出阻抗：支持100Ω和85Ω的LP - HCSL输出阻抗，并且输出阻抗精确调整到±5%，有助于提高阻抗匹配和时钟信号完整性。
• 可编程输出阻抗：LMKDB1102提供引脚模式选项，通过ZOUT_SEL引脚选择100Ω或85Ω的LP - HCSL输出阻抗。
• 故障安全输出：带有“FS”后缀的型号具有故障安全输出功能，确保在设备电源关闭时，输出可以被驱动到VDD，而不会产生泄漏或可靠性问题。

五、设备功能模式

5.1 SMBus模式

在SMBus模式下，可以通过SMBus引脚读写LMKDB11xx设备的SMBus寄存器。通过SADR1和SADR0引脚设置SMBus地址，支持字节读写和块读写操作。

5.2 SBI模式

边带接口（SBI）是一种简单的3线或4线串行接口，由SHFT_LD#、SBI_IN、SBI_CLK和SBI_OUT（可选）引脚组成。当SHFT_LD#引脚为高电平时，SBI_CLK的上升沿将SBI_IN的数据时钟到移位寄存器；移位完成后，SHFT_LD#的下降沿将移位寄存器的内容加载到输出寄存器。SBI寄存器可以通过SBI_OUT引脚移出，形成菊花链拓扑。

5.3 引脚模式

如果不需要SMBus或SBI接口，可以将SMBus引脚或SBI引脚悬空，设备可以在引脚模式下运行，通过OE#引脚启用或禁用输出。

六、寄存器映射

每个型号的LMKDB11xx都有相应的寄存器映射，用于配置设备的各种功能。例如，LMKDB1120的寄存器包括输出启用控制、AOD启用控制、设备信息、SBI掩码、输出压摆率选择等寄存器。通过对这些寄存器的配置，可以实现对设备的精确控制。

七、应用与实现

7.1 典型应用

以PCIe和以太网时钟分配为例，LMKDB系列可以根据给定的源提供多个PCIe时钟（100MHz）或以太网时钟（156.25MHz）的副本。在设计时，需要根据具体的设计要求选择合适的型号，并计算时钟缓冲器的抖动预算。

7.2 电源供应建议

为了确保设备的稳定运行，建议在每个电源引脚附近放置0.1μF的电容，并在VDDA、VDD_IN0和VDD_IN1引脚旁边放置2.2Ω的电阻，以减少噪声。对于MUX设备，如果两个输入具有不同的频率，需要通过添加更多的铁氧体磁珠来隔离输入和相应的输出银行。

7.3 布局指南

在PCB布局时，应使用低电感的接地连接，使设备的DAP与PCB之间的接地良好。同时，要匹配PCB走线的阻抗与设备的输出阻抗，消除走线中的短截线，减少传输线上的不连续性。

八、总结

LMKDB11xx系列PCIe时钟缓冲器以其超低抖动、灵活的电源序列、丰富的功能和可编程特性，为高速数字电路设计提供了强大的支持。电子工程师们在设计过程中，可以根据具体的应用需求选择合适的型号，并合理配置寄存器和布局，以实现最佳的性能和稳定性。在实际应用中，还需要注意电源供应和布局等方面的细节，以确保设备的正常运行。希望本文能够为工程师们在使用LMKDB11xx系列产品时提供有益的参考。