电子说
在电子设计领域,时钟缓冲器的性能对于系统的稳定性和准确性至关重要。今天,我们将深入探讨德州仪器(TI)的LMK1D121x系列低附加抖动LVDS缓冲器,包括LMK1D1212和LMK1D1216,了解它们的特性、应用场景以及设计过程中的关键要点。
文件下载:lmk1d1212.pdf
LMK1D121x属于高性能LVDS时钟缓冲器家族,支持高达2 GHz的时钟频率。其中,LMK1D1212是2:12差分缓冲器,而LMK1D1216则是2:16差分缓冲器,能够满足不同的应用需求。
该系列缓冲器的电源电压范围为1.71 V至3.465 V,具有出色的适应性。在抖动控制方面,它表现卓越,在156.25 MHz、12kHz至20 - MHz的范围内,最大附加抖动小于60 fs RMS,同时具备极低的相位噪声底,典型值为 - 164 dBc/Hz。
其传播延迟极短,最大小于575 ps,输出偏斜最大为20 ps。通过AMP_SEL引脚控制,在高摆幅LVDS(增强模式)下,典型差分输出电压幅度(VOD)可达500 mV。此外,它的通用输入可以接受LVDS、LVPECL、LVCMOS、HCSL和CML信号电平,还为电容耦合输入提供LVDS参考电压VAC_REF。
LMK1D121x适用于工业温度范围( - 40°C至105°C),具有良好的环境适应性。封装方面,LMK1D1212采用6 - mm × 6 - mm、40引脚的VQFN(RHA)封装,LMK1D1216采用7 - mm × 7 - mm、48引脚的VQFN(RGZ)封装,小巧的尺寸适合多种应用场景。
LMK1D121x凭借其优秀的性能,在多个领域都有广泛的应用:
LMK1D1212可以将两个可选时钟输入(IN0、IN1)中的一个以最小偏斜分配到12对差分LVDS时钟输出(OUT0至OUT11),LMK1D1216则可以分配到16对差分LVDS时钟输出(OUT0至OUT15)。通过IN_SEL引脚可以选择输入信号,若该引脚悬空,则输出将被禁用。
通过AMP_SEL引脚可以控制输出幅度,用户可以根据实际需求选择标准LVDS摆幅(350 mV)或增强LVDS摆幅(500 mV),以满足不同应用对信号幅度的要求。
该系列缓冲器支持故障安全输入操作,允许在施加VDD之前驱动设备输入而不损坏设备。同时,它还具有输入迟滞功能,能够防止在没有输入信号时输出随机振荡。
高性能时钟缓冲器对电源噪声非常敏感,因此需要采取有效的电源滤波措施。建议在电源引脚附近添加多个高频旁路电容(如0.1 - µF),并在板级电源和芯片电源之间插入铁氧体磁珠,以隔离时钟驱动器产生的高频开关噪声。
为了确保设备的可靠性和性能,需要注意PCB布局。芯片的封装有一个暴露的焊盘,是主要的散热路径,因此需要在PCB上的封装 footprint内设计包含多个过孔到接地平面的热焊盘图案,并将热焊盘焊接好以确保良好的热传导。
以线路卡应用为例,LMK1D121x可以配置为选择两个输入:一个来自背板的156.25 - MHz LVDS时钟,或一个2.5 - V、156.25 - MHz的LVCMOS振荡器。LVDS时钟采用交流耦合,并使用集成参考电压发生器进行偏置;LVCMOS时钟则使用电阻分压器来正确设置阈值电压。该配置可以将输入信号扇出到多个LVDS接收器,如PHY、ASIC、FPGA和CPU等。
LMK1D121x系列低附加抖动LVDS缓冲器以其高性能、低抖动、低偏斜和灵活的输入输出特性,成为了众多应用领域的理想选择。在设计过程中,合理的端接、电源滤波和PCB布局是确保其性能发挥的关键。电子工程师们在使用该系列缓冲器时,需要根据具体的应用需求,综合考虑各个因素,以实现最佳的设计效果。大家在实际应用中是否遇到过类似时钟缓冲器的设计挑战呢?欢迎在评论区分享你的经验和见解。
全部0条评论
快来发表一下你的评论吧 !