CDCE6214：超低功耗时钟发生器的卓越之选

在电子设计领域，时钟发生器是确保系统稳定运行的关键组件之一。今天，我们要深入探讨一款性能出色的超低功耗时钟发生器——CDCE6214。它具有众多优秀特性，适用于多种应用场景，接下来让我们详细了解一下。

文件下载：cdce6214.pdf

特性亮点

高性能低抖动

CDCE6214 采用可配置的高性能、低功耗 Frac - N PLL，在不同模式下展现出极低的抖动。在整数模式下，差分输出典型抖动为 350fs，最大 600fs；LVCMOS 输出典型抖动为 1.05ps，最大 1.5ps。在分数模式下，差分输出典型抖动为 1.7ps，最大 2.1ps；LVCMOS 输出典型抖动为 2.0ps，最大 4.0ps。如此低的抖动性能，能够为系统提供稳定、精确的时钟信号。

广泛的兼容性

它支持 PCIe Gen1/2/3/4 带 SSC 和 Gen 1/2/3/4/5/6 不带 SSC，这使得它在不同的 PCIe 应用中都能游刃有余。同时，它还具有通用的时钟输入，支持差分 AC - 耦合或 LVCMOS（10MHz 至 200MHz）以及晶体（10MHz 至 50MHz）输入，为设计提供了更多的灵活性。

灵活的输出配置

该时钟发生器拥有四个通道分频器，可产生高达五种独特的输出频率，范围从 24kHz 到 328.125MHz。OUT0 - OUT4 引脚支持 LVDS - like、LP - HCSL 或 LVCMOS 输出的组合，并且具备无毛刺输出分频器切换和输出通道同步功能。此外，还可以通过 GPIO 和寄存器单独启用输出，方便用户根据实际需求进行配置。

频率微调选项

CDCE6214 提供 DCO 模式，频率增量或减量的步长可达 10ppb 或更小，同时具有完全集成的、可配置的环路带宽（100kHz 至 1.6MHz），能够满足不同系统对频率精度的要求。

低功耗与小尺寸

典型功耗方面，4 输出通道为 65mA，1 输出通道为 23mA，展现出出色的低功耗特性。其采用 24 引脚 VQFN（4mm × 4mm）封装，小尺寸设计节省了 PCB 空间，适合对空间要求较高的应用。

应用场景

CDCE6214 的应用范围十分广泛，涵盖了多个领域：

• PCIe 时钟：支持 PCIe Gen 1 - Gen 6 时钟，为高速数据传输提供稳定的时钟信号。
• 数据中心与企业计算：在数据中心和企业级计算设备中，确保系统的时钟同步和稳定性。
• PC 与笔记本电脑：为电脑的各种组件提供精确的时钟，保证系统的正常运行。
• 企业级多功能打印机：在打印机的控制和数据传输过程中，提供稳定的时钟支持。
• 测试与测量手持设备：满足手持设备对低功耗和高精度时钟的需求。

详细解析

引脚配置与功能

CDCE6214 共有 24 个引脚，不同引脚具有不同的功能。例如，POWER 类引脚包括 DAP（芯片接地散热引脚）、VDD_REF（参考输入和数字电源）、VDD_VCO（PLL/VCO 电源）等；INPUT BLOCK 类引脚如 PRIREF_P、PRIREF_N 等用于提供外部时钟输入；OUTPUT BLOCK 类引脚则用于输出不同类型的时钟信号；DIGITAL CONTROL / INTERFACES 类引脚如 GPIO1、SDA/GPIO2 等用于设备的控制和通信。

规格参数

绝对最大额定值

在使用过程中，需要注意其绝对最大额定值，如电源电压（VDD_REF、VDD_VCO 等）范围为 - 0.3V 至 3.63V，输入电压范围为 - 0.3V 至 VDD_REF + 0.3V 等。超出这些范围可能会导致设备永久性损坏。

推荐工作条件

推荐的工作条件包括电源电压（VDD_VCO、VDDO_12 等为 1.71V 至 3.465V）、环境温度（ - 40°C 至 105°C）等。在这些条件下，设备能够正常、稳定地工作。

其他特性参数

还包括 EEPROM 特性（编程周期、数据保留时间）、参考输入特性（单端、差分、晶体模式）、PLL 特性（频率范围、增益等）、输出特性（抖动、隔离度等）等，这些参数为我们深入了解和使用该设备提供了详细的依据。

功能模块

参考模块

该模块支持多种输入模式，包括 XTAL、差分和单端 LVCMOS 输入。通过参考 MUX 可以选择不同的参考时钟，还可以使用参考分频器或时钟倍增器对参考时钟进行进一步处理。输出时钟可以旁路到 OUT0 和其他输出通道，为设计提供了更多的灵活性。

锁相环（PLL）

CDCE6214 具有完全集成的 PLL 电路，支持整数和分数 - N PLL 模式，以及不同阶的 MASH 操作。PFD 工作频率在 1MHz 至 100MHz 之间，VCO 频率范围为 2335MHz 至 2625MHz。同时，还支持 0.25% 和 0.5% 的中心和下展扩频时钟（SSC）生成，能够有效降低电磁干扰。

时钟分配

VCO 输出连接到时钟分配网络，该网络包含多个分频器和多路复用器。输出通道具有可配置的差分和单端缓冲器，支持多种输出信号标准（LVDS - like、LP - HCSL、LVCMOS），输出频率范围广泛，能够满足不同系统的需求。

电源管理

内部具有低 dropout 调节器（LDO），每个电源引脚可以独立配置为 1.8V、2.5V 或 3.3V。每个模块都提供了电源关闭位，可以在不需要时禁用模块以节省功耗。

控制引脚

通过多个 LVCMOS 输入引脚对设备进行控制，如 HW_SW_CTRL 用于 EEPROM 页面选择，PDN/SYNCN 用于设备复位或同步等。这些引脚的合理配置可以实现不同的工作模式。

编程与配置

I2C 接口

CDCE6214 可以通过 I2C 串行接口进行配置，支持标准模式（100kHz）和快速模式（400kHz）。不同的工作模式下，I2C 目标地址可能不同，并且可以通过 EEPROM 对设备的 I2C 地址进行编程。

EEPROM

设备内部包含 EEPROM，具有循环冗余校验（CRC）功能。推荐的编程步骤包括读取出厂默认配置、修改寄存器位、解锁 EEPROM 等。可以通过寄存器提交方法或 EEPROM 直接访问方法将配置写入 EEPROM。

应用与实现

典型应用电路

在典型应用中，使用 I2C 接口和 25MHz 晶体输入时，需要将晶体两端连接到相应引脚，REFSEL 引脚下拉选择二次输入，HW_SW_CTRL 引脚根据是否使用 EEPROM 进行相应设置。同时，需要为各个电源引脚提供合适的电源，并使用上拉电阻将 I2C 数据线和时钟线连接到 VDD_REF。

设计注意事项

在设计过程中，需要注意电源的上电顺序，推荐同时施加所有 VDD 电源或先施加 VDDREF。同时，要对电源进行适当的去耦处理，使用铁氧体磁珠隔离不同电源，并根据布局优化去耦电容的配置。在 PCB 布局方面，要隔离输入和输出，避免阻抗突变，合理放置去耦电容和过孔，以确保设备的性能和稳定性。

总结

CDCE6214 作为一款超低功耗时钟发生器，具有高性能、低抖动、广泛兼容性、灵活配置等众多优点，适用于多种应用场景。在实际设计过程中，我们需要深入了解其引脚功能、规格参数、工作模式和编程方法，同时注意电源管理和 PCB 布局等方面的问题，以充分发挥其性能优势，为我们的电子设计带来更多的便利和可能性。

各位电子工程师们，在您的设计中是否也遇到过时钟发生器的选型和设计难题呢？您对 CDCE6214 有什么看法或疑问，欢迎在评论区留言讨论。