CDCDB2000：PCIe时钟缓冲器的卓越之选

在当今高速发展的电子领域，PCIe技术不断演进，对时钟缓冲器的性能要求也越来越高。CDCDB2000作为一款专为PCIe Gen 1 - 7设计的20输出时钟缓冲器，凭借其出色的性能和丰富的功能，成为众多工程师的理想选择。今天，我们就来深入了解一下这款CDCDB2000。

文件下载：cdcdb2000.pdf

一、CDCDB2000的特性亮点

1. 输出性能卓越

CDCDB2000拥有20个LP - HCSL输出，并且集成了85Ω输出端接。这一设计不仅保证了信号的稳定传输，还能有效降低反射和干扰。其输出抖动极低，在DB2000QL滤波器之后的附加相位抖动小于0.08 ps rms，周期到周期抖动小于50 ps，输出到输出的偏斜小于50 ps，输入到输出延迟小于3 ns。这些优秀的性能指标，使得CDCDB2000能够满足PCIe Gen 6和Gen 7等高速接口的严格要求。

2. 灵活的控制方式

它具备8个硬件输出使能（OE#）控制，同时支持SMBus和Side - Band Interface（SBI）两种控制方式。通过SMBus，工程师可以方便地对每个输出进行单独配置和控制；而SBI则提供了另一种灵活的控制途径，在特定场景下能够发挥独特的优势。这种多样化的控制方式，为工程师在不同的应用场景中提供了更多的选择。

3. 低功耗设计

CDCDB2000采用3.3V核心和IO电源电压，并且具备硬件控制的低功耗模式（PD#）。在低功耗模式下，其功耗小于600mW，有效降低了系统的整体功耗，延长了设备的使用寿命。

4. 封装小巧

该芯片采用6mm × 6mm、80引脚的TLGA/GQFN封装，体积小巧，适合在空间有限的设计中使用。

二、应用领域广泛

CDCDB2000的高性能使其在多个领域都有广泛的应用，包括但不限于以下几个方面。

1. 服务器领域

在微服务器和塔式服务器中，CDCDB2000能够为PCIe接口提供稳定的时钟信号，确保服务器的高效运行。它可以将时钟信号准确地分配到各个PCIe端点，提高服务器的性能和可靠性。

2. 存储领域

在存储区域网络和主机总线适配器卡中，以及网络附属存储设备中，CDCDB2000能够满足对时钟信号精度和稳定性的要求，保证数据的可靠传输和存储。

3. 硬件加速领域

对于硬件加速器，CDCDB2000可以提供高质量的时钟信号，助力加速器实现高速数据处理和运算。

三、引脚配置与功能

CDCDB2000的引脚配置经过精心设计，每个引脚都有其特定的功能。

1. 输入时钟引脚

CLKIN_P和CLKIN_N为LP - HCSL差分时钟输入引脚，通常直接连接到时钟源的差分输出，确保准确的时钟信号输入。

2. 输出时钟引脚

CKx_P和CKx_N（x = 0 - 19）是20个LP - HCSL差分时钟输出引脚，分别对应不同的输出通道。这些输出通道可以直接连接到PCIe差分时钟输入，为PCIe设备提供时钟信号。如果某个通道未使用，可以将相应的引脚不连接。

3. 管理与控制引脚

OE#系列引脚用于输出使能控制，每个引脚对应一个输出通道。通过控制这些引脚的电平，可以独立地启用或禁用相应的输出通道。SMBus相关引脚（SADR0、SADR1、SMBCLK、SMBDAT）用于SMBus通信，实现对芯片的配置和控制。SBEN引脚用于选择控制方式，当SBEN为高电平时，启用Side - Band Interface；当SBEN为低电平时，启用SMBus/OE#控制。

4. 电源和接地引脚

VDD和VDD_A为电源输入引脚，需要连接到3.3V电源，并通过去耦电容连接到GND，以保证电源的稳定。GND为接地引脚，需要将接地焊盘连接到系统接地。

四、电气特性与性能指标

1. 绝对最大额定值

在使用CDCDB2000时，需要注意其绝对最大额定值。例如，电源电压VDD和VDD_A的范围为 - 0.3V到3.6V，IO输入电压范围为GND到VDD + 0.5V，结温最大为125°C，存储温度范围为 - 65°C到150°C。超出这些额定值可能会导致设备永久性损坏。

2. ESD额定值

该芯片的人体模型（HBM）静电放电（ESD）额定值为±3000V，充电设备模型（CDM）ESD额定值为±1000V。在使用过程中，需要注意静电防护，避免因ESD导致芯片损坏。

3. 推荐工作条件

推荐的IO电源电压VDD和核心电源电压VDD_A范围为3.135V到3.465V，环境温度范围为 - 40°C到85°C，结温最大为125°C。在这些条件下使用，能够保证芯片的最佳性能和可靠性。

4. 电气参数

CDCDB2000的电气参数表现出色。例如，输入频率范围为50MHz到250MHz，输出频率范围同样为50MHz到250MHz，输出高电压VOH为225mV到270mV，输出低电压VOL为10mV到150mV，差分阻抗ZDIFF为81Ω到89Ω等。这些参数确保了芯片在不同的工作条件下都能稳定工作。

五、详细功能描述

1. 输出使能控制

CDCDB2000提供了两种输出使能控制方式，即SMBus/OE#和Side - Band Interface。通过SBEN引脚可以选择使用哪种控制方式。在SMBus/OE#控制方式下，OE#引脚用于控制相应输出通道的状态，同时SMBus寄存器也可以独立地启用或禁用输出。在Side - Band Interface控制方式下，通过DATA、CLK和SHFT_LD#引脚可以将数据移入一个20位的移位寄存器，从而实现对输出的控制。

2. SMBus

SMBus接口在CKPWRGD_PD# = 1时有效，允许通过SMBus寄存器对每个输出进行单独的启用或禁用。当CKPWRGD_PD# = 0时，SMBus引脚处于高阻态，但所有寄存器设置会保留。SMBus地址通过SADR1和SADR0两个引脚进行配置，每个引脚支持三种电平，因此CDCDB2000可以有9个不同的SMBus地址。

3. Side - Band Interface

Side - Band Interface是一种简单的三线接口，由DATA、CLK和SHFT_LD#引脚组成。通过该接口，可以将数据移入移位寄存器，然后在SHFT_LD#引脚的下降沿将移位寄存器的内容锁存到输出寄存器。在SBI模式下，OE[7:9, 11, 12]#引脚会被禁用。

4. 设备功能模式

CKPWRGD_PD#引脚用于设置设备内部的两个状态变量PWRGD和PD#，这两个变量控制着设备的各种功能和引脚状态。每个输出通道可以通过SMBus控制寄存器位和相应的OE[12:5]#硬件引脚进行独立的启用或禁用。

六、寄存器映射

CDCDB2000的寄存器映射包含多个寄存器，每个寄存器都有其特定的功能。例如，OECR1 - OECR3寄存器用于输出使能控制，OERDBK寄存器用于报告OE[12:5]#输入引脚的当前状态，SBRDBK寄存器用于报告SBEN输入引脚的状态等。通过对这些寄存器的配置和操作，工程师可以实现对CDCDB2000的精确控制。

七、应用与实现

1. 典型应用

在典型的服务器主板应用中，CDCDB2000可以将来自处理器芯片组PCH的100MHz PCIe参考时钟分配到多个端点。例如，将时钟信号分配给处理器、转接卡/重定时器、DDR内存控制器等。

2. 设计步骤

在设计CDCDB2000的应用电路时，需要确定输出使能控制方法，可以选择使用SMBus编程寄存器（软件）或硬件OE#引脚进行控制。同时，需要选择合适的SMBus地址，并在SADRx引脚上放置适当的上拉或下拉电阻。

3. 电源供应建议

由于高性能时钟缓冲器对电源噪声非常敏感，因此在设计电源供应时，需要采取措施降低噪声。可以使用滤波电容消除电源的低频噪声，使用旁路电容为高频噪声提供低阻抗路径。同时，建议在板级电源和芯片电源之间插入铁氧体磁珠，以隔离时钟缓冲器产生的高频开关噪声。

4. 布局设计

在PCB布局设计时，需要遵循一定的准则。例如，所有连接到CKx引脚的传输线必须具有85Ω的差分阻抗和42.5Ω的单端阻抗，以避免反射和辐射发射的增加。同时，需要注意消除或减少传输线上的短截线，确保良好的热性能和电源连接。

八、总结

CDCDB2000作为一款高性能的PCIe时钟缓冲器，在输出性能、控制灵活性、功耗等方面都表现出色。其广泛的应用领域和丰富的功能，为电子工程师在设计PCIe相关系统时提供了可靠的解决方案。在使用CDCDB2000时，工程师需要仔细了解其引脚配置、电气特性、功能描述等方面的内容，并根据具体的应用场景进行合理的设计和布局。大家在实际应用中是否遇到过类似芯片的使用问题呢？欢迎在评论区分享交流。