探索LMK00101：高性能LVCMOS时钟扇出缓冲器的卓越性能与应用

作为一名电子工程师，在硬件设计中，时钟信号的稳定性和低抖动性至关重要，它直接影响着整个系统的性能和可靠性。今天，我们就来深入探讨一款高性能的LVCMOS时钟扇出缓冲器——LMK00101，看看它能为我们的设计带来哪些惊喜。

文件下载：lmk00101.pdf

一、产品概述

LMK00101是德州仪器（TI）推出的一款高性能、低噪声的LVCMOS扇出缓冲器，能够从差分、单端或晶体输入分配10个超低抖动时钟。它具有以下显著特点：

• 多输入类型支持：拥有DC至200MHz的通用输入，支持LVPECL、LVDS、HCSL、SSTL、LVCMOS/LVTTL等多种输入类型，还具备晶体振荡器接口，晶体输入频率范围为10至40MHz。
• 超低抖动和低偏斜：输出偏斜仅为6ps，在156.25MHz（12kHz至20MHz）时的附加相位抖动低至30fs，确保了时钟信号的高度稳定性。
• 低传播延迟：能够快速响应输入时钟信号，减少信号传输的延迟。
• 灵活的电源配置：核心电源电压可设置为2.5V或3.3V，输出电源电压可针对每个输出组分别设置为1.5V、1.8V、2.5V或3.3V，支持单电源或双电源（低功耗）运行，可根据实际需求灵活调整，降低功耗并实现输出电平兼容性。
• 小巧封装：采用32引脚的WQFN封装（5.0 x 5.0 x 0.8mm），节省电路板空间，适合各种紧凑型设计应用。

二、目标应用领域

LMK00101凭借其出色的性能，广泛应用于多个领域，包括但不限于：

• 无线通信：在RRU（射频拉远单元）应用中作为LO（本地振荡器）参考分配，为无线基站提供稳定的时钟信号，确保通信质量。
• 网络通信：适用于SONET、以太网、光纤通道线卡以及光传输网络，满足高速数据传输对时钟精度的要求。
• 接入网：在GPON OLT/ONU（吉比特无源光网络光线路终端/光网络单元）中提供精确的时钟同步，保障数据的准确传输。
• 服务器与存储：为服务器和存储区域网络提供稳定的时钟信号，确保数据存储和处理的高效性。
• 医疗与测试设备：在医疗成像、便携式测试和测量设备中，保证设备的高精度和可靠性。
• 音视频设备：为高端A/V设备提供高质量的时钟信号，提升音视频的播放质量。

三、功能特性详解

3.1 电源供应

LMK00101采用分离式的核心电源（(V{dd})）和输出电源（(V{ddo})）设计，这种设计允许输出缓冲器与核心电源使用相同的电压（3.3V或2.5V），或者采用更低的电源电压（1.5V、1.8V、2.5V或3.3V）。与单电源操作相比，双电源操作不仅能够降低功耗，还能实现输出电平的兼容性。需要注意的是，在使用过程中要确保(V{ddo})电压不超过(V{dd})电压，以防止内部ESD保护电路启动，同时不要断开或接地任何(V_{ddo})引脚，因为这些引脚在输出组内是内部连接的。

3.2 时钟输入

该器件具有三种不同的输入：CLKin0/CLKin0、CLKin1/CLKin1和OSCin，以下是对其详细介绍：

• 输入选择：通过SEL0和SEL1引脚控制时钟输入的选择，具体逻辑如下表所示。当选择CLKin0或CLKin1时，晶体电路将断电；当选择OSCin时，晶体振荡器将启动，并将其时钟分配到所有输出端。此外，OSCin也可以由单端时钟驱动，最高频率可达200MHz。

SEL1	SEL0	Input
0	0	CLKin0, CLKin0*
0	1	CLKin1, CLKin1*
1	X	OSCin (Crystal Mode)

• *CLKin/CLKin引脚*：LMK00101有两个差分输入（CLKin0/CLKin0和CLKin1/CLKin1*），可以单端或差分驱动，能够接受AC或DC耦合的3.3V/2.5V LVPECL、LVDS或其他满足输入要求的差分和单端信号。当使用差分信号且(V_{CM})超出指定(VID)的可接受范围时，时钟必须进行AC耦合。如果未选择晶体模式且CLKin引脚没有施加AC信号，输出状态将根据输入状态而定，具体如下表所示。

CLKinX	CLKinX*	Output State
Open	Open	Logic Low
Logic Low	Logic Low	Logic Low
Logic High	Logic Low	Logic High
Logic Low	Logic High	Logic Low

• OSCin/OSCout引脚：该引脚连接晶体振荡器，当选择OSCin时，晶体振荡器将通电。同样，OSCin也可以由单端时钟驱动。如果选择晶体模式且引脚没有施加AC信号，输出状态将如下表所示。需要注意的是，在晶体模式下，OSCin不允许处于开放状态，否则输出可能会由于晶体振荡器电路而振荡。

OSCin	Output State
Open	Not Allowed
Logic Low	Logic High
Logic High	Logic Low

3.3 时钟输出

LMK00101拥有10个LVCMOS输出，通过输出使能引脚（OE）控制输出状态。当OE引脚保持高电平时，输出被启用；当OE引脚保持低电平时，输出保持低电平状态，具体逻辑如下表所示。OE引脚与输入时钟同步，以确保没有短脉冲。当OE从低电平变为高电平时，输出最初将具有约400Ω的接地阻抗，直到输入时钟的第二个下降沿，之后输出将缓冲输入信号。如果在没有输入时钟的情况下将OE引脚从低电平变为高电平，输出将保持高电平或低电平状态，不会振荡。当OE引脚从高电平变为低电平时，输出将在时钟输入的第二个下降沿后变为低电平，然后在下一个上升沿后变为禁用（高阻态）。

OE	Outputs
Low	Disabled (Hi-Z)
High	Enabled

此外，如果应用中不需要使用全部10个输出，未使用的输出应保持浮空状态，并尽量减少铜长度以降低电容，这样可以使该输出消耗的输出电流最小。

四、电气特性

4.1 电源相关特性

• 核心电源电压（(V_{dd})）：范围为2.375V至3.45V，典型值为2.5V或3.3V。
• 输出电源电压（(V_{ddo})）：范围为1.425V至(V_{dd})，典型值可选1.5V、1.8V、2.5V或3.3V。
• 核心电流（(I_{Vdd})）：在无CLKin输入时，典型值为16mA，最大值为25mA；当(V{ddo}=3.3V)，(F{test}=100MHz)时，电流为24mA；当(V{ddo}=2.5V)，(F{test}=100MHz)时，电流为20mA。
• 每个输出的电流（(I_{Vddo[n]})）：当(V{ddo}=2.5V)，(OE=High)，(F{test}=100MHz)时，典型值为5mA；当(V{ddo}=3.3V)，(OE=High)，(F{test}=100MHz)时，典型值为7mA；当(OE=Low)时，电流为0.1mA。
• 总设备电流（(I{Vdd}+I{Vddo})）：当(OE=High)，(F_{test}=100MHz)时，典型值为95mA；当(OE=Low)时，典型值为16mA。

4.2 输出特性

• 输出偏斜（Skew）：在输出之间测量，参考CLKout0，典型值为6ps，最大值为25ps。
• 传播延迟（(t_{PD})）：在不同的电源电压和负载条件下有所不同。例如，当(C{L}=5pF)，(R{L}=50Ω)，(V{dd}=3.3V)，(V{ddo}=3.3V)时，最小值为0.85ns，典型值为1.4ns，最大值为2.2ns；当(V{dd}=2.5V)，(V{ddo}=1.5V)时，最小值为1.1ns，典型值为1.8ns，最大值为2.8ns。
• 输出频率（(f_{CLKout})）：范围从DC至200MHz。
• 上升/下降时间（(t_{Rise})）：在不同的电源电压和负载电容下有所变化。例如，当(V{dd}=3.3V)，(V{ddo}=1.8V)，(C_{L}=10pF)时，典型值为250ps。
• 输出低电压（(V_{CLKout Low})）：最大值为0.1V。
• 输出高电压（(V_{CLKout High})）：为(V_{ddo}- 0.1V)。
• 输出电阻（(R_{CLKout})）：典型值为50Ω。
• RMS附加抖动（(t_{j})）：当(f{CLKout}=156.25MHz)，CMOS输入摆率≥2V/ns，(C{L}=5pF)，带宽为12kHz至20MHz时，典型值为30fs。

4.3 数字输入特性

• 输入低电压（(V_{Low})）：当(V_{dd}=2.5V)时，最大值为0.4V。
• 输入高电压（(V_{High})）：当(V{dd}=2.5V)时，最小值为1.3V；当(V{dd}=3.3V)时，最小值为1.6V。
• 高电平输入电流（(I_{IH})）：最大值为50μA。
• 低电平输入电流（(I_{IL})）：范围为 -5μA至5μA。

4.4 时钟输入规范

• 高电平输入电流（(I_{IH})）：当(V{CLKin}=V{dd})时，最大值为20μA。
• 低电平输入电流（(I_{IL})）：当(V_{CLKin}=0V)时，最小值为 -20μA。
• 输入高电压（(V_{IH})）：最大值为(V_{dd})。
• 输入低电压（(V_{IL})）：为接地电平。
• 差分输入共模输入电压（(V_{CM})）：在不同的差分输入电压摆幅（(V{ID})）下有所不同，范围为0.5V至(V{dd}- 0.9V)。
• 单端输入电压摆幅（(V_{I_SE})）：范围为0.3V至2Vpp。
• 差分输入电压摆幅（(V_{ID})）：范围为0.15V至1.5V。

4.5 晶体输入特性

• 输入频率（(f_{OSCin})）：单端输入，OSCout浮空时，范围从DC至200MHz。
• 晶体频率输入范围（(f_{XTAL})）：对于基模晶体，当(f{Xtal} ≤ 30MHz)时，ESR < 200Ω；当(f{Xtal} > 30MHz)时，ESR < 120Ω，频率范围为10MHz至40MHz。
• 并联电容（(C_{OSCin})）：典型值为1pF。
• 输入高电压（(V_{IH})）：单端输入，OSCout浮空时，最大值为2.5V。

五、典型性能特性

文档中给出了一些典型性能特性曲线，展示了LMK00101在不同条件下的性能表现：

• RMS抖动与CLKin摆率的关系：在100MHz时钟频率下，不同温度（-40°C、25°C、85°C）时，RMS抖动随CLKin差分输入摆率的变化情况。从曲线可以看出，输入摆率越高，RMS抖动越低，因此为了获得最佳的相位噪声和抖动性能，建议输入摆率达到2V/ns（差分）或更高。
• 噪声底与CLKin摆率的关系：同样在100MHz时钟频率下，不同温度时噪声底随CLKin差分输入摆率的变化。较低的输入摆率会导致噪声底升高，进一步证明了高输入摆率对性能的重要性。
• LVCMOS输出摆幅与频率的关系：展示了不同输出电源电压（(V_{ddo}=1.5V)、1.8V、2.5V、3.3V）下，LVCMOS输出摆幅随频率的变化。这有助于我们根据实际应用需求选择合适的输出电源电压。
• 每个输出的电流与频率的关系：不同输出电源电压下，每个输出的电流随频率的变化情况，为电源设计提供了参考。

六、应用注意事项

6.1 驱动时钟输入

• 输入信号类型：LMK00101的两个差分输入（CLKin0/CLKin0和CLKin1/CLKin1）能够接受多种类型的信号，但为了获得最佳的相位噪声和抖动性能，建议使用差分输入信号，因为它通常具有更高的摆率和共模噪声抑制能力。输入摆率应尽量达到2V/ns（差分）或更高，较低的摆率会导致噪声底和抖动性能下降。
• 单端输入处理：如果需要使用单端时钟驱动，应确保其符合电气特性中CLKin引脚的单端输入规范。对于较大的单端输入信号（如3.3V或2.5V LVCMOS），应在输入附近放置一个50Ω负载电阻，用于信号衰减和线路终端，以防止输入过载和反射。可以采用AC耦合或DC耦合的方式连接单端时钟，具体配置方法见文档中的相关电路图。
• OSCin输入：如果不使用晶体振荡器电路，也可以用单端外部时钟驱动OSCin输入，但建议优先使用差分输入（CLKinX），因为它具有更高的工作频率、更好的共模特性、更高的电源噪声抑制能力以及在电源电压和温度变化时更稳定的性能。

6.2 晶体接口

LMK00101集成了晶体振荡器电路，支持基模AT切割晶体。在设计晶体接口时，需要注意以下几点：

• 负载电容：负载电容（(C{L})）通常在18至20pF之间，但器件的OSCin输入电容（(C{IN}=1pF)典型）和PCB杂散电容（(C{STRAY})约1至3pF）会影响离散负载电容值(C{1})和(C{2})。通常，为了达到最佳对称性，(C{1}=C{2})，可根据公式计算(C{1})的值。
• 晶体功耗：电气特性中提供了确保晶体启动的条件，但未规定晶体功耗。设计者需要确保晶体功耗不超过晶体制造商规定的最大驱动电平，否则可能会导致晶体过早老化、频率偏移甚至最终失效。可以通过测量晶体中的RMS电流，使用公式计算晶体功耗，并根据需要调整外部电阻(R_{LIM})的值来限制晶体驱动电平。

6.3 电源纹波抑制

在实际系统应用中，电源噪声（纹波）可能会影响器件性能。LMK00101的电源纹波抑制（PSRR）通过在(V_{ddo})电源上注入纹波信号，测量时钟输出上的单边带相位杂散电平（以dBc为单位）来评估。文档中给出了