低噪声时钟抖动清理器 LMK0480x 深度解析：从特性到应用全攻略

在电子电路设计领域，时钟抖动问题一直是影响系统性能的关键因素。为了解决这一问题，德州仪器（TI）推出的 LMK0480x 系列低噪声时钟抖动清理器，凭借其卓越的特性和广泛的应用场景，成为众多工程师的首选。今天，我们就来深入探讨一下这个系列的产品。

文件下载：lmk04803.pdf

1. LMK0480x 特性剖析

超低 RMS 抖动性能

LMK0480x 系列具有超一流的超低 RMS 抖动性能，如在 12 kHz 至 20 MHz 频段内，其 RMS 抖动低至 111 fs；在 100 Hz 至 20 MHz 频段内，也仅为 123 fs。这种低抖动特性对于对时钟精度要求极高的应用，如高速数据转换器、无线通信等领域，至关重要。它能够有效减少信号失真，提高系统的稳定性和可靠性。

双环 PLLatinum™ 架构

该架构由双高性能锁相环（PLL）、低噪声晶体振荡器电路和高性能压控振荡器（VCO）组成。PLL1 负责提供低噪声抖动清理功能，可使用外部 VCXO 模块或集成晶体振荡器，通过窄环路带宽保留参考时钟输入信号的频率精度，同时抑制高频相位噪声。PLL2 则主要执行时钟生成任务，其环路带宽可设计得较宽，以充分利用内部 VCO 的低高频相位噪声特性。二者协同工作，实现了超低的抖动输出，为系统提供了高质量的时钟信号。

冗余输入时钟与灵活的输出配置

LMK0480x 具备 2 个冗余输入时钟，并带有 LOS 检测功能，支持自动和手动切换模式。这使得系统在输入时钟出现故障时，能够迅速切换到备用时钟，保障系统的不间断运行。同时，它拥有 12 个可编程输出端，可支持 LVPECL、LVDS 或 LVCMOS 输出类型，输出分频范围从 1 到 1045，可灵活调整输出时钟的频率和占空比。此外，还具备数字和模拟延迟控制功能，可对时钟信号进行精确的相位调整。这种丰富的输出配置，能够满足不同应用场景下对时钟信号的多样化需求。

频率保持和集成功能

该系列产品支持保持模式，当参考时钟丢失时，能使时钟输出保持在频率上，且漂移最小，直到重新建立有效的参考时钟信号。此外，它还集成了可编程的 3rd 和 4th 阶环路滤波器极点、VCO 分频器等功能。这些集成功能不仅减少了外部元件的使用，降低了电路板的复杂度和成本，还提高了系统的整体性能和可靠性。

2. LMK0480x 应用场景

数据转换器时钟

在数据转换器领域，精确的时钟信号对于保证数据转换的准确性和速度至关重要。LMK0480x 的超低抖动性能和灵活的输出配置，能够为数据转换器提供稳定、精确的时钟信号，减少转换过程中的误差，提高数据采集和处理的效率。

无线基础设施

无线通信系统对时钟信号的质量要求极高，因为时钟抖动会影响信号的调制和解调过程，导致通信质量下降。LMK0480x 能够满足无线基础设施对低抖动时钟的需求，为基站、无线接入点等设备提供稳定可靠的时钟源，确保无线通信的顺畅进行。

医疗、视频、军事和航空航天等领域

这些领域的应用通常对系统的可靠性和稳定性要求极高，对时钟信号的质量也有严格的标准。LMK0480x 的高性能和丰富的功能特性，使其能够在这些领域中发挥重要作用，为医疗设备的精确控制、视频信号的高质量传输、军事和航空航天系统的可靠运行提供有力保障。

3. LMK0480x 工作模式详解

双环模式

这是 LMK0480x 的典型工作模式，PLL1 以 CLKin0 或 CLKin1 为参考输入，使用外部 VCXO 或可调晶体提供反馈和参考信号。PLL1 通过窄环路带宽对 VCXO 或可调晶体的信号进行抖动清理，然后将清理后的信号作为参考输入给 PLL2。PLL2 利用内部 VCO 生成时钟信号，并通过 6 个分频/延迟块驱动 12 个时钟输出。这种模式下，即使输入参考时钟丢失，还可选择启用保持功能，确保系统的稳定运行。

0 - 延迟双环模式

此模式与双环模式类似，但通过将一个时钟输出连接到 PLL1 的反馈端，实现了时钟输出与输入时钟之间的确定性相位关系。这样所有时钟输出都能与输入时钟信号保持同相，对于需要精确时钟同步的应用场景，如高速数据采集和处理系统，具有重要意义。

单环模式

在单环模式下，PLL1 被关闭，仅使用 PLL2。OSCin 作为参考输入，内部 VCO 驱动时钟输出。这种模式适用于对时钟精度要求相对较低，或者对系统功耗有严格要求的应用场景。

时钟分配模式

该模式下，CLKin1 用于驱动 6 个分频/延迟块，最终输出 12 个时钟信号。同时，OSCin 可用于驱动 OSCout 端口和部分时钟输出。时钟分配模式为系统提供了简单而有效的时钟分配解决方案，适用于需要将一个时钟信号分配到多个设备的应用场景。

4. 设计注意事项

环路滤波器设计

每个 PLL 都需要一个专用的环路滤波器。PLL1 的环路滤波器应连接到 CPout1 引脚，建议设计为总闭环带宽在 10 Hz 至 200 Hz 范围内，以充分发挥 VCXO 或 PLL2 在 PLL2 环路带宽内的相位噪声优势。PLL2 的电荷泵直接连接到可选的内部环路滤波器组件，设计时需确保环路在 VCO 的整个调谐范围内稳定。在设计过程中，可以使用 TI 的时钟设计工具进行模拟，以优化滤波器的性能。

输入输出驱动和端接

在驱动 CLKin 和 OSCin 输入时，要根据信号源的类型选择合适的输入模式和端接方式。对于差分信号源，建议使用双极性输入模式，并采用 AC 耦合；对于单端信号源，可以选择 AC 或 DC 耦合，但需根据具体情况设置输入缓冲器类型。在时钟输出的端接方面，要遵循传输线理论，进行良好的阻抗匹配，以防止反射，确保最佳的相位噪声和抖动性能。例如，LVDS 驱动器需要一个闭合的电流回路，而 LVPECL 驱动器需要一个到地的 DC 路径。

频率规划

在使用 LMK0480x 进行频率规划时，可以通过计算所需输出频率的最小公倍数（LCM）来确定合适的 VCO 频率范围。然后根据 VCO 频率和输出频率，计算出时钟输出分频器的值，以及 PLL2 的 P、N、R 分频器的值，确保 PLL 能够锁定。这种频率规划方法简单有效，能够帮助工程师快速确定合适的器件和配置参数。

电源供应

所有 Vcc 引脚必须连接，部分引脚具有内部电容，可有效过滤高频噪声，减少了外部高频去耦电容的需求。对于不同的 Vcc 引脚，要根据其功能特点选择是否使用铁氧体磁珠，以减少不同时钟输出频率之间的串扰。例如，CLKout Vcc 引脚可使用铁氧体磁珠，但对于 Vcc1、Vcc4 和 Vcc9 等引脚，不建议使用铁氧体磁珠，以免引起相位噪声干扰和共振。

5. 总结

LMK0480x 系列低噪声时钟抖动清理器以其卓越的性能和丰富的功能，为电子工程师在时钟设计领域提供了强大的工具。在实际应用中，我们需要充分了解其特性和工作模式，根据具体的应用场景进行合理的设计和配置。同时，要注意环路滤波器设计、输入输出驱动和端接、频率规划以及电源供应等方面的细节，以确保系统能够发挥出最佳性能。希望通过本文的介绍，能帮助工程师们更好地理解和应用 LMK0480x 系列产品，在电子设计领域取得更加出色的成果。你在使用 LMK0480x 过程中遇到过哪些问题？又是如何解决的呢？欢迎在评论区分享你的经验和见解。