深入解析 CDCE949-Q1：可编程 4-PLL VCXO 时钟合成器

在电子设计领域，时钟合成器是确保系统稳定运行的关键组件。今天我们来深入剖析 Texas Instruments（TI）推出的 CDCE949-Q1 可编程 4-PLL VCXO 时钟合成器，它具备诸多特性，能满足多种应用需求。

文件下载：cdce949-q1.pdf

一、CDCE949-Q1 概述

CDCE949-Q1 属于可编程时钟发生器家族，专为汽车应用而设计。它是一款模块化、基于 PLL 的低成本、高性能可编程时钟合成器、乘法器和除法器，能从单个输入频率生成多达 9 个输出时钟。每个输出都能在系统内编程，实现最高达 230MHz 的任意时钟频率，这得益于其四个独立可配置的 PLL。

1.1 产品特性亮点

• 多 PLL 与多输出：家族成员各有特点，如 CDCE913/CDCEL913 有 1 个 PLL、3 个输出；CDCE925/CDCEL925 有 2 个 PLL、5 个输出；而 CDCE949-Q1 则拥有 4 个 PLL 和 9 个输出，在时钟生成方面更具灵活性。
• 可编程性：支持系统内编程和 EEPROM 存储，可通过串行可编程易失寄存器进行设置，非易失性 EEPROM 能存储用户配置，方便在不同应用场景下快速切换。
• 灵活的时钟驱动与输出：具备三个用户可定义的控制输入（S0/S1/S2），能实现诸如 SSC 选择、频率切换、输出使能或断电等功能。输出支持 1.8V、2.5V 和 3.3V 的 LVCMOS 信号，还能生成高精度时钟，适用于视频、音频、USB、IEEE1394、RFID 等多种领域，以及常见的 TI DaVinci™、OMAP™、DSPs、BlueTooth™、WLAN、Ethernet 和 GPS 等应用。
• 低噪声与高精度：低噪声 PLL 核心集成了 PLL 环路滤波器组件，周期抖动极低（典型值为 60ps），确保输出时钟的稳定性和准确性。
• 宽工作范围：工作温度范围为 -40°C 至 125°C，能适应不同的恶劣环境；采用 TSSOP 封装，便于 PCB 设计和焊接。

1.2 典型应用场景

CDCE949-Q1 适用于多种设备，如机顶盒（STBs）、高清电视（HDTVs）、打印机、DVD 播放器和 DVD 刻录机等。以 DVD 播放器为例，它需要精确的时钟信号来确保音视频的同步播放，CDCE949-Q1 的高精度时钟输出就能满足这一需求。

二、技术细节剖析

2.1 引脚功能

CDCE949-Q1 采用 24 引脚的 TSSOP 封装，各引脚功能明确：

• 电源引脚：VDD 为 1.8V 设备电源，VDDOUT 为输出提供 3.3V 或 2.5V 电源。
• 输入引脚：Xin/CLK 可选择接收外部晶体振荡器输入或 LVCMOS 时钟信号；S0、SCL/S2、SDA/S1 等为用户可编程控制输入或串行通信接口。
• 输出引脚：Y1 - Y9 为 LVCMOS 输出，可根据需要输出不同频率的时钟信号。
• 其他引脚：VCtrl 用于 VCXO 控制电压；GND 为接地引脚；Xout 为晶体振荡器输出。

2.2 电气特性

2.2.1 电压与电流参数

• 供电电压：VDD 的供电范围为 1.7V - 1.9V，VDD(OUT) 的输出供电电压范围为 2.3V - 3.6V。在不同的输出电压和负载条件下，电流消耗也有所不同。例如，当所有输出关闭，fCLK = 27MHz 且所有 PLL 开启时，IDD 典型值为 38mA；当无负载且所有输出开启，fout = 27MHz，VDDOUT = 3.3V 时，IDD(OUT) 典型值为 4mA。
• 输入输出电压与电流：输入电压范围和输出电压范围均有明确规定，在满足这些条件下，输入电流和输出电流也有相应的限制，以确保设备的正常工作。例如，LVCMOS 输入电流在 VDD = 1.9V 时，VI = 0V 或 VDD 的情况下，典型值为 ±5μA。

2.2.2 频率与时序特性

• VCO 频率范围：PLL 的 VCO 频率范围为 80MHz - 230MHz，能满足不同应用对时钟频率的要求。
• 时钟输入要求：LVCMOS 时钟输入频率在 PLL 旁路模式下为 0 - 160MHz，在 PLL 模式下为 8 - 160MHz，同时对时钟信号的上升和下降时间、占空比等都有一定要求。
• SDA/SCL 时序要求：支持标准模式（最高 100kHz）和快速模式（最高 400kHz）的串行通信，对 START 时间、SCL 脉冲持续时间、SDA 保持时间等时序参数都有明确规定。

2.3 功能模块详解

2.3.1 控制终端配置

CDCE949-Q1 有三个用户可定义的控制终端（S0、S1 和 S2），能进行多种功能选择。用户可预定义多达 8 种不同的控制设置，包括 SSC 选择（中心扩展或向下扩展）、频率选择（在两个用户定义频率之间切换）和输出状态选择（输出配置和断电控制）。在默认配置中，S1/SDA 和 S2/SCL 为串行接口引脚，通过设置 EEPROM 可将其编程为控制引脚；而 S0 仅作为控制引脚使用。

2.3.2 默认设备设置

设备内部 EEPROM 有预配置，默认情况下输入频率直接传递到输出。在设备上电或经历掉电/上电序列后，会使用默认设置，直到用户通过串行 SDA/SCL 接口重新编程 EEPROM。

2.3.3 SDA/SCL 串行接口

该接口使 CDCE949-Q1 能作为目标设备在 2 线串行 SDA/SCL 总线上工作，兼容流行的 SMBus 或 I²C™ 规范，支持标准模式和快速模式传输以及 7 位寻址。

2.3.4 数据协议

支持字节读写和块读写操作。字节读写操作可让系统控制器单独访问寻址字节；块读写操作则按顺序从低到高字节访问，能在传输任意完整字节后停止。在进行 EEPROM 写操作时，需注意相关的操作步骤和时序要求。

2.3.5 PLL 乘法器/除法器定义

在给定输入频率 (f{IN}) 下，输出频率 (f{OUT}) 可通过公式 (f{OUT}=frac{f{IN}}{Pdiv} × frac{N}{M}) 计算，其中 M 取值为 1 - 511，N 取值为 1 - 4095，Pdiv 取值为 1 - 127。目标 VCO 频率 (f{VCO}) 可通过公式 (f{VCO}=f_{IN} × frac{N}{M}) 计算。PLL 内部作为分数除法器工作，需要特定的乘法器/除法器设置。使用 TI ClockPro 软件可自动计算这些值，方便快捷。

三、应用设计要点

3.1 典型应用示例

以千兆以太网交换机应用为例，CDCE949-Q1 可用于替代晶体和晶体振荡器。通过合理配置，可实现不同频率的时钟输出，满足各个组件的需求。例如，为 FPGA、USB 控制器等提供准确的时钟信号。

3.2 具体设计流程

3.2.1 扩频时钟（SSC）

SSC 是一种将发射能量扩展到更宽带宽的方法，能降低时钟分配网络的发射水平，从而减少电磁干扰（EMI）。在设计时，需要考虑调制量、调制频率和调制形状等参数，CDCE949-Q1 支持多种控制参数的调整。

3.2.2 PLL 频率规划

根据应用需求，利用前面提到的公式计算输出频率和目标 VCO 频率。在选择 M、N 和 Pdiv 的值时，要确保满足频率范围和其他参数的要求，同时可以借助 TI ClockPro 软件进行自动计算和优化。

3.2.3 晶体振荡器启动

当 CDCE949-Q1 作为晶体缓冲器使用时，晶体振荡器的启动时间通常比内部 PLL 锁定时间长。一般来说，对于 27MHz 晶体输入和 8pF 负载，晶体启动时间约为 250μs，而 PLL 锁定时间约为 10μs。因此，在设计中需要考虑这个时间差对系统启动的影响。

3.2.4 频率调整

可通过 VCXO 控制输入 Vctrl 对频率进行调整。如果使用 PWM 调制信号作为 VCXO 的控制信号，则需要一个外部滤波器来确保信号的稳定性。

3.2.5 未使用的输入输出处理

若不需要 VCXO 拉动功能，Vctrl 应浮空；所有其他未使用的输入应接地；未使用的输出应浮空。如果某个输出块不使用，建议禁用该输出块，但仍需为第二个输出块提供电源。

3.2.6 模式切换

在从 XO 模式切换到 VCXO 模式时，需要注意内部电容器的不同要求。为使输出频率达到 0ppm，可按照特定步骤操作：在 XO 模式下，将 Vctrl 设置为 Vdd / 2；然后切换到 VCXO 模式；最后编程内部电容器以实现 0ppm 输出。

3.3 电源与布局建议

3.3.1 电源供应

使用外部参考时钟时，应先驱动 Xin/CLK，再使 (V{DD}) 升压，以避免输出不稳定。如果先施加 (V{DDOUT}) ，建议在 (V{DDOUT}) 升压前将 (V{DD}) 拉至地。设备的电源启动控制与 1.8V 电源相连，在 1.8V 电源达到足够电压水平之前，整个设备将保持禁用状态。

3.3.2 布局设计

当作为晶体缓冲器使用时，晶体周围的寄生参数会影响 VCXO 的拉动范围。因此，晶体应尽可能靠近设备放置，并且确保从晶体端子到 XIN 和 XOUT 的布线长度相同。在晶体和布线区域下方，应尽量避免有接地平面和电源平面，并避免布线其他信号线，以减少噪声耦合。对于需要额外离散电容器来满足负载电容规格的情况，应将小电容器尽可能靠近设备并对称放置在 XIN 和 XOUT 周围。同时，合理放置电源旁路电容器，确保其与设备电源引脚的连接短而低阻抗。

四、总结与思考

CDCE949-Q1 可编程 4-PLL VCXO 时钟合成器凭借其丰富的功能、高精度的时钟输出和灵活的配置选项，为电子工程师提供了一个强大的工具。在实际应用中，我们需要根据具体需求合理选择参数、优化设计，同时注意电源和布局等方面的问题，以充分发挥其性能。

大家在使用 CDCE949-Q1 或其他类似时钟合成器时，是否遇到过一些特殊的问题或挑战呢？欢迎在评论区分享你的经验和见解，让我们一起探讨和学习。