9DBL0255/9DBL0455：PCIe Gen1 - 7时钟扇出缓冲器的设计与应用

在PCIe系统的设计中，时钟分配是确保系统稳定运行的关键环节。Renesas的9DBL0255/9DBL0455 2和4输出3.3V PCIe Gen1 - 7时钟扇出缓冲器凭借其丰富的特性和优秀的性能，为PCIe时钟分配提供了理想的解决方案。

文件下载：9DBL0255NLGI.pdf

一、产品概述

9DBL0255/9DBL0455专为PCIe Gen1 - 7应用设计，提供2或4个输出通道。它们具有开漏信号丢失（LOS）输出，可指示输入时钟的有无。同时，LOS电路实现了自动时钟停车（ACP）功能，当输入时钟消失时，输出会自动置低。此外，该系列产品还具备灵活的电源排序（FPS）和掉电耐受（PDT）ESD保护等特性，支持扩频，能直接连接85Ω传输线，也可通过简单的外部串联电阻用于100Ω环境。

1.1 PCIe架构支持

适用于常见的PCIe架构，包括Common Clocked（CC）和Independent Reference Clock（SRIS, SRnS）。

1.2 典型应用场景

• PCIe Riser Cards：为PCIe扩展卡提供稳定的时钟信号。
• NVME eSSD和JBOD：确保高速存储设备的时钟同步。
• 高性能计算和加速器：满足高性能系统对时钟的严格要求。

二、产品特性

2.1 灵活的电源管理

• FPS：VDD可以在输入时钟浮空时施加，或者在VDD施加之前驱动输入时钟，确保在各种上电场景下都有明确的行为。
• ACP：当发生LOS时，输出自动置低；LOS消除后，输出能干净地启动。
• PDT：在VDD施加之前，可以驱动输入引脚，且不会损坏设备。

2.2 低功耗输出

提供2或4个低功耗HCSL（LP - HCSL）差分对，85Ω负载无需终端电阻，100Ω负载每个输出仅需2个串联电阻。

2.3 输出使能控制

每个输出都有OE#引脚，方便进行输出控制。

2.4 扩频兼容性

能够耐受扩频信号，适用于需要扩频技术的应用场景。

2.5 宽温度范围

工业温度范围为 - 40°C至 + 85°C，可适应恶劣的工作环境。

2.6 紧凑封装

• 9DBL0255采用3 × 3 mm 16 - VFQFPN封装，节省空间。
• 9DBL0455采用4 × 4 mm 20 - VFQFPN封装，满足不同的设计需求。

2.7 易于交流耦合

可轻松与其他逻辑系列进行交流耦合，具体可参考应用笔记AN - 891。

三、关键规格

3.1 延迟和偏斜

• 输入到输出延迟 < 3ns。
• 输出到输出偏斜 < 50 ps。

3.2 工作频率

9DBL0455的工作频率最高可达267MHz。

3.3 相位抖动

• 对于PCIe Gen7，附加相位抖动 < 6fs RMS。
• 在156.25MHz（12kHz - 20MHz）时，典型附加相位抖动为46fs RMS。

四、引脚分配与描述

4.1 9DBL0255引脚分配

采用3 × 3 mm 16 - VFQFPN封装，各引脚具有明确的功能，如CLK_IN和CLK_IN#用于差分参考时钟输入，LOS#用于指示输入信号丢失等。

4.2 9DBL0455引脚分配

采用4 × 4 mm 20 - VFQFPN封装，同样具备完整的功能引脚，满足4输出的需求。

4.3 引脚详细描述

不同引脚类型包括输入、输出和电源等，每种引脚都有其特定的功能和作用，设计时需根据需求正确连接。

五、电源管理与测试模式

5.1 电源管理

根据CLK_IN状态和OEx#引脚的输入，输出状态会相应变化，确保在不同情况下输出的稳定性。

5.2 测试模式（仅9DBL0255）

通过TEST_EN和OEx#引脚的组合，可以实现不同的测试功能，方便进行电路板测试。

六、电气特性

6.1 绝对最大额定值

规定了器件在不同参数下的最大承受范围，如电源电压、输入电压、结温等，使用时需避免超出这些范围，以免造成器件损坏。

6.2 热特性

给出了不同封装的热阻参数，如9DBL0255和9DBL0455的结到外壳、结到基底、结到空气等的热阻，有助于进行散热设计。

6.3 电气参数

包括输入输出电压、电流、频率、延迟、抖动等详细参数，为设计提供了精确的参考。

七、测试负载与应用

文档中给出了LOS#测试负载、AC/DC测试负载和抖动测量电路的示意图及相关参数，同时介绍了输出测试负载的参数。此外，该系列产品还可以轻松驱动LVPECL、LVDS和CML逻辑，具体可参考相关应用笔记。

八、总结

9DBL0255/9DBL0455时钟扇出缓冲器以其丰富的特性、优秀的性能和灵活的应用方式，为PCIe时钟分配提供了可靠的解决方案。在设计PCIe系统时，工程师可以根据具体需求选择合适的型号，并结合其电气特性和测试负载要求进行设计，以确保系统的稳定性和可靠性。大家在实际应用中是否遇到过类似时钟分配的挑战呢？又是如何解决的呢？欢迎在评论区分享你的经验。