剖析TRF3761系列整数 - N PLL频率合成器：优势、应用与设计要点

引言

在电子工程领域，频率合成器是无线通信、雷达、测试测量等众多系统中的关键组件，其性能直接影响到整个系统的稳定性和可靠性。德州仪器（TI）的TRF3761系列整数 - N PLL频率合成器凭借其高性能、高度集成的特性，在无线基础设施等应用中得到广泛关注。本文将详细介绍TRF3761系列的特点、应用场景、工作原理以及设计要点，希望能为电子工程师们在实际设计中提供一些有用的参考。

文件下载：trf3761-a.pdf

性能特点：卓越表现奠定应用基础

完全集成的低噪声VCO

TRF3761系列集成了高性能的LC tank压控振荡器（VCO），针对不同型号优化了电感和电容，以实现最佳的相位噪声性能。例如在600kHz偏移、1.9GHz的VCO频率下，相位噪声低至 - 137dBc/Hz，在10MHz偏移时，噪声基底为 - 158dBc/Hz。VCO输出通过一系列超低噪声缓冲器进行外部馈送和预分频，大大减少了负载牵引对VCO的影响。

整数 - N PLL架构

采用整数 - N PLL架构，输入参考频率范围为10MHz至104MHz。这种架构具有简单、稳定的特点，能够提供高精度的频率合成。并且，PFD（鉴相器）阶段具有可调节的抗反冲脉冲，用户可以通过串行编程接口控制其宽度，有效减少了杂散信号的产生。

灵活的频率输出

集成了1、2、4分频选项，可以灵活扩展输出频率范围。例如，当VCO工作在1499 - 1608MHz频段时，通过设置不同的分频模式，可在749.5 - 804MHz（2分频）或374.75 - 402MHz（4分频）频段输出。同时，VCO信号通过最终的开集电极差分输出缓冲器进行外部馈送，能够为200Ω差分电阻负载提供高达3dBm（典型值）的功率，开放的集电极结构便于根据不同需求选择负载配置。

丰富的控制和节能特性

支持硬件和软件两种方式的掉电功能，通过SPI接口或CHIP_EN引脚可以方便地关闭芯片以节省功耗。此外，PD_OUTBUF引脚在软件启用时，可在VCO锁定并运行时将输出功率降低 - 40dB，有助于提高收发之间的隔离度。还具备可编程的电荷泵电流功能，可根据具体应用需求进行调整。

应用场景：广泛覆盖多种无线系统

无线基础设施

在WCDMA、CDMA、GSM等无线通信标准中，TRF3761系列可用于宽带收发器、无线本地环路和RFID收发器等设备，为其提供稳定、低噪声的频率信号，确保通信的准确性和可靠性。在时钟生成和IF LO生成方面也有出色表现，能够满足不同系统对于时钟信号的需求。

高性能RF发射信号链

在如TSW3000和TSW3003等演示套件中，TRF3761可作为理想的合成器，与DAC5687、TRF3703等器件配合，实现完整的高性能RF发射信号链。其高集成度和低噪声特性有助于提高整个发射系统的性能。

工作原理：多模块协同实现频率合成

VCO部分

内部集成的VCO以LC tank为基础，通过外部输入的调谐电压（VCTRL_IN）来控制输出频率。优化的电感和电容组合确保了低相位噪声和稳定的频率输出。

分频模块

包括预分频器、A和B计数器以及参考分频器（RDiv）。预分频器采用双模数设计，用户可选择8/9、16/17、32/33、64/65等设置，将VCO输出频率降低到内部计数器可处理的范围。A和B计数器结合预分频器构成N分频器，根据公式 (N = A{COUNTER}+ Prescalar{num}×B{COUNTER}) 对信号进行分频。RDiv则将输入参考频率分频后提供给PFD作为参考时钟，公式为 (R{DIV}=frac{F_{REFIN}}{F{PFD}}) 。

PFD和电荷泵阶段

PFD对RDiv和N计数器的输出进行频率和相位比较，输出误差信号驱动电荷泵。电荷泵输出的电流脉冲经过外部环路滤波器积分和低通滤波后，产生控制VCO的调谐电压，使VCO频率锁定在期望频率上。

设计要点：细节决定成败

电源供应

使用4.5 - 5.25V的低噪声电源供电，每个电源引脚应通过铁氧体或其他滤波组件与主电源总线隔离，以减少电源噪声对芯片性能的影响。

环路滤波器设计

环路滤波器的设计对系统的稳定性、锁定时间、带宽和参考杂散抑制等性能有重要影响。常见的设计方法是使用三阶无源滤波器。设计时需要考虑多个参数，如VCO增益 (K{vco})（TRF3761内部VCO为23MHz/V）、电荷泵电流 (I{C p})（典型值为5.6mA）、环路滤波器带宽 (F{c})（一般不超过1/10 (F{com}) ）、相位裕度φ（建议设置为45度）等。通过一系列公式计算滤波器的组件值，并且可以根据实际需求进行适当调整和优化。

布局设计

采用多层PCB板，至少有一个专用接地层和一个专用电源层（必要时可分割）。控制所有RF走线（VCO输出和反馈到PLL的线路）的阻抗为50Ω，小容量（10pF和0.1µF）的去耦电容应尽可能靠近芯片引脚放置。模拟地（GND）和数字地（DGND）连接到同一接地层，因为数字线仅在启动和频率更改时使用。特别注意电荷泵输出到VCO输入部分的布局，尽量减少寄生效应，同时要彻底清洗PCB板上的助焊剂残留并去除水分。为减少EMI影响，可考虑对芯片进行屏蔽。

编程与配置：三个寄存器实现灵活控制

TRF3761通过3线串行编程接口（SPI）进行控制，涉及三个主要寄存器：

寄存器1：设备设置

用于设置设备的各种参数，如电荷泵电流、输出模式、RDiv值、PFD极性、抗反冲脉冲宽度等。设置时需要根据具体的应用需求和外部参考振荡器的频率进行合理配置。

寄存器2：VCO校准

用于指定输入参考频率和VCO输出频率，并启动VCO校准程序。校准过程需要5ms，期间无法对寄存器2和3进行编程，校准完成后相关标志位会自动复位。

寄存器3：A和B计数器

设置A和B计数器的值、预分频器模式以及启动锁定操作。A和B计数器的值根据期望的输出频率和参考频率计算得出，预分频器模式根据VCO输出频率选择合适的设置。

总结

TRF3761系列整数 - N PLL频率合成器以其高性能、高度集成和灵活可配置的特点，为电子工程师在无线通信、RF发射等领域的设计提供了强大的工具。在实际应用中，需要深入理解其工作原理和性能特点，仔细考虑电源、环路滤波器和布局等设计要点，合理进行编程和配置，才能充分发挥其优势，实现满足系统需求的高质量设计。你在使用TRF3761或者其他类似频率合成器时遇到过哪些有趣的问题或挑战呢？欢迎在评论区分享交流。