探索LMH1982多速率视频时钟发生器：特性、应用与设计要点

在视频处理领域，时钟发生器的性能对系统的稳定性和图像质量起着至关重要的作用。今天，我们就来深入探讨一款功能强大的多速率视频时钟发生器——LMH1982，看看它有哪些独特之处，以及在实际应用中如何进行设计。

文件下载：lmh1982.pdf

一、LMH1982简介

LMH1982是一款模拟锁相环（PLL）时钟发生器，能够输出同时同步或“锁定”到H同步和V同步输入参考时序的SD和HD视频时钟。它还具备可编程的帧首（TOF）脉冲发生器，可与参考帧同步。该芯片采用两级PLL架构，第一级基于VCXO的PLL（PLL 1）需要外部27 MHz VCXO和环路滤波器，第二级由三个集成VCO和环路滤波器的PLL（PLL 2、3、4）组成。

二、特性亮点

1. 双LVDS输出时钟

提供两个同时的LVDS输出时钟，具有可选频率和Hi - Z功能。SD时钟可选27 MHz或67.5 MHz，HD时钟可选74.25 MHz、74.25/1.001 MHz、148.5 MHz或148.5/1.001 MHz。这种灵活的频率选择能够满足不同视频格式的需求。

2. 低抖动输出

低抖动输出时钟可直接连接到FPGA串行器，满足SMPTE SDI抖动规范。这对于保证视频信号的准确传输和处理至关重要，能够有效减少图像的失真和干扰。

3. 可编程TOF脉冲

TOF脉冲可指示帧的起始位置，甚至提供格式交叉锁定功能。通过编程输出格式寄存器，可以指定输出时序、相对于参考的输出时序偏移以及与参考帧的输出初始化（对齐）。

4. 双参考端口

提供两个参考端口（A和B），带有H和V同步输入，支持输入和输出时序的交叉锁定。这使得系统在参考信号选择上更加灵活，增强了系统的稳定性和适应性。

5. 外部环路滤波器

外部环路滤波器允许控制环路带宽、抖动传输和锁定时间特性。结合可编程的PLL参数，系统设计师可以根据具体应用优化环路带宽和环路响应。

三、应用领域

1. 视频同步与锁定

在视频制作和广播领域，视频同步和锁定是确保多个视频源和设备之间时间一致性的关键。LMH1982能够精确地将输出时钟和TOF脉冲与参考信号对齐，实现视频的同步和锁定，保证画面的稳定和流畅。

2. FPGA SDI SerDes恢复时钟生成

在FPGA的SDI串行器和解串器（SerDes）应用中，需要精确的时钟信号来恢复和处理视频数据。LMH1982的低抖动输出时钟能够满足这些要求，为FPGA提供稳定可靠的时钟源。

3. 三速率3G/HD/SD - SDI SerDes

适用于三速率3G/HD/SD - SDI SerDes系统，能够支持不同速率的视频信号处理，满足高清和标清视频的传输和转换需求。

4. 视频采集、转换、编辑和分发

在视频采集、转换、编辑和分发过程中，需要精确的时钟信号来保证数据的准确传输和处理。LMH1982可以为这些系统提供稳定的时钟支持，确保视频质量不受影响。

5. 视频显示和投影仪

在视频显示和投影仪中，准确的时钟信号对于图像的显示质量至关重要。LMH1982能够提供稳定的时钟信号，保证图像的清晰和无闪烁。

四、设计要点

1. 电源供应

LMH1982需要3.3 V和2.5 V的电源供应，并且对电源的稳定性和噪声有一定要求。在设计时，应确保电源的调节精度在±5%以内，并且具有低噪声特性。同时，要注意电源的上电顺序，建议先开启3.3 V电源，再开启2.5 V电源，以避免内部ESD结构正向偏置导致的问题。为了减少闩锁的风险，可以在2.5 V电源（阳极）和3.3 V电源（阴极）之间外部连接一个肖特基二极管。

2. 布局设计

• 电源布线：使用靠近的低噪声线性稳压器为芯片提供干净的3.3 V和2.5 V电源，并进行适当的电源旁路处理，以确保最佳的输出抖动性能。
• 时钟布线：将LVDS输出的SD和HD时钟通过受控的100 - Ω差分阻抗线路由到边缘安装的SMA连接器或后续阶段。如果使用差分探头直接在板上测量时钟，则差分线应端接100 Ω。
• 环路滤波器布局：将环路滤波器组件（R8、C10、C27和C28）紧密布局在LMH1982旁边，以减少信号干扰和延迟。

3. 编程配置

通过I²C接口对控制寄存器进行编程，可配置LMH1982的各种功能。在编程过程中，需要注意以下几点：

• 输出时钟频率编程：根据所需的输出格式，选择合适的SD和HD时钟频率，并将其编程到相应的寄存器中。
• TOF时序编程：为了确保输出时钟和TOF脉冲的正确初始化和对齐，需要编程输出TOF时序。
• PLL 1分频器编程：根据输入参考格式，编程PLL 1的分频器，使VCXO时钟与H同步输入信号相位锁定。

4. 148.35 MHz PLL初始化

当选择148.35 MHz作为HD_CLK输出时，需要进行特定的PLL初始化序列。否则，时钟可能会出现占空比误差、频率误差和/或高抖动。具体的初始化步骤如下：

• 编程HD_FREQ = 11b和HD_HIZ = 0（寄存器08h），选择148.35 MHz并启用HD_CLK输出。
• 对以下寄存器参数编程为1（可在一个写序列中完成）：FB_DIV = 1（寄存器04h - 05h）、TOF_RST = 1（寄存器09h - 0Ah）、REF_LPFM = 1（寄存器0Fh - 10h）、EN_TOF_RST = 1（寄存器0Ah）。
• 等待至少2个27 MHz VCXO时钟周期，然后编程EN_TOF_RST = 0。

5. 参考和PLL锁定状态监测

LMH1982具有参考检测器和PLL锁定检测器，可通过NO_REF和NO_LOCK状态标志输出引脚以及REF_VALID、SD_LOCK和HD_LOCK状态位来指示输入参考和设备PLL的锁定状态。在设计过程中，应合理设置参考丢失（LOR）阈值和PLL锁定阈值，以确保系统的稳定性和可靠性。

五、典型应用电路示例

1. 模拟参考锁定用于三速率SDI视频

在这个应用中，LMH1982与LMH1981多格式视频同步分离器配合使用，将模拟参考信号转换为同步的SD和HD时钟信号。FPGA的SerDes模块利用这些时钟信号进行三速率SDI视频的处理和传输。

2. SDI参考锁定用于三速率SDI视频

该应用中，LMH1982直接接收SDI参考信号，将其作为参考源，实现输出时钟和TOF脉冲的同步。这种方式适用于需要直接从SDI信号中提取参考信息的系统。

六、总结

LMH1982作为一款功能强大的多速率视频时钟发生器，在视频处理领域具有广泛的应用前景。通过合理的设计和配置，它能够为各种视频系统提供稳定、精确的时钟信号，保证视频的高质量传输和处理。在实际应用中，电子工程师需要充分了解其特性和设计要点，结合具体需求进行优化设计，以发挥其最大的性能优势。

你在使用LMH1982的过程中遇到过哪些问题？或者对它的某些特性有更深入的疑问吗？欢迎在评论区留言讨论。