SNx5LVDS3xxxx高速差分线路接收器：功能特性与设计应用全解析

在高速数据传输的领域中，差分线路接收器扮演着至关重要的角色。今天，我们就来深入探讨一下德州仪器（TI）的SN55LVDS32、SN65LVDS32、SN65LVDS3486和SN65LVDS9637这几款高速差分线路接收器，了解它们的特性、应用场景以及设计要点。

文件下载：SN65LVDS32PWR.pdf

一、产品概述

SNx5LVDS3xxxx系列设备是符合或超越ANSI TIA/EIA - 644标准要求的差分线路接收器，采用了低电压差分信号（LVDS）技术。这种技术将5 - V差分标准电平（如EIA/TIA422B）的输出电压降低，从而降低了功耗，提高了开关速度，并且能够在3.3 - V电源轨下工作。在输入共模电压范围内，任何一个差分接收器在±100 - mV的差分输入电压下都能提供有效的逻辑输出状态，同时输入共模电压范围允许两个LVDS节点之间存在1 V的地电位差。

（一）主要特性

1. 电源与速率：采用单一3.3 - V电源供电，设计的信号速率最高可达150 Mbps。
2. 输入阈值与延迟：差分输入阈值最大为±100 mV，典型传播延迟时间为2.1 ns。
3. 功耗与ESD保护：在最大数据速率下，每个接收器的典型功耗为60 mW，总线终端的ESD保护超过8 kV。
4. 逻辑输出与兼容性：具有低电压TTL（LVTTL）逻辑输出电平，引脚与AM26LS32、MC3486和μA9637兼容。
5. 故障安全特性：具备开路故障安全功能，适用于需要冗余的空间和高可靠性应用。

（二）应用场景

该系列产品广泛应用于无线基础设施、电信基础设施和打印机等领域。

二、设备信息与参数

（一）封装信息

不同型号的产品提供了多种封装选项，具体如下表所示：	PART NUMBER	PACKAGE	BODY SIZE (NOM)
SN55LVDS32	LCCC (20)	8.89 mm × 8.89 mm
	CDIP (16)	19.56 mm × 6.92 mm
	CFP (16)	10.30 mm × 6.73 mm
SN65LVDS32	SOIC (16)	9.90 mm × 3.91 mm
	SOP (16)	10.30 mm × 5.30 mm
	TSSOP (16)	5.50 mm × 4.40 mm
SN65LVDS3486	SOIC (16)	9.90 mm × 3.91 mm
	TSSOP (16)	5.50 mm × 4.40 mm
SN65LVDS9637	SOIC (8)	4.90 mm × 3.91 mm
	VSSOP (8)	3.00 mm × 3.00 mm

（二）参数规格

1. 绝对最大额定值：电源电压范围为 - 0.5 V至4 V，输入电压范围根据不同引脚有所不同，存储温度范围为 - 65°C至150°C。
2. ESD额定值：人体模型（HBM）的静电放电电压为 + 8000 V。
3. 推荐工作条件：电源电压范围为3 V至3.6 V，高电平输入电压、低电平输入电压、差分输入电压幅值和共模输入电压等都有相应的要求，工作自由空气温度范围根据不同型号有所不同，SN55前缀的产品为 - 55°C至125°C，其他产品为 - 40°C至85°C。
4. 热信息：不同封装的产品在结到环境、结到外壳、结到电路板等方面的热阻以及降额因子和功率额定值都有所不同。
5. 电气特性：包括正、负向差分输入电压阈值、高低电平输出电压、电源电流、输入电流、高阻抗输出电流等参数，不同型号的产品在这些参数上也存在一定差异。
6. 开关特性：如传播延迟时间、通道间输出偏斜、输出信号上升和下降时间等，同样因型号而异。

三、详细功能描述

（一）概述

SNx5LVDSxx设备是LVDS线路接收器，采用标称3.3 V的单电源供电，输入信号为差分LVDS信号，输出为LVTTL数字信号。该接收器需要±100 - mV的输入信号来确定接收到的信号的正确状态，并且能够在驱动和接收器之间存在1 V地偏移的情况下正确确定线路状态。

（二）功能框图

文档中给出了SN65LVDS3486D、SN65LVDS9637D和’LVDS32的逻辑图，展示了其内部结构和信号流向。

（三）特性描述

1. 接收器输出状态：当接收器差分输入信号大于100 mV时，输出为高电平；当差分输入电压低于 - 100 mV时，输出为低电平；当输入电压在 - 100 mV至100 mV之间时，输出状态不确定；当接收器禁用时，输出为高阻抗状态。
2. 接收器开路故障安全：当信号对上没有差分电压时，LVDS接收器的输出逻辑状态可能不确定。为了解决这个问题，该接收器在输入开路时，通过300 - kΩ电阻将信号线拉到VCC，并使用与门检测这种情况，强制输出为高电平。
3. 共模范围与电源电压：接收器的输入共模范围为1/2 × VID至2.4 - 1/2 × VID，只要输入信号在这个范围内且差分幅值大于或等于100 mV，接收器就能正确输出LVDS总线状态。
4. 通用比较器功能：该接收器不仅符合LVDS标准，还能处理更广泛范围内的信号，只要输入信号在所需的差分和共模电压范围内，输出就能准确反映输入信号。
5. 接收器等效原理图：接收器输入是高阻抗差分对，每个输入都包含7 - V齐纳二极管用于ESD保护，输出结构是带有附加齐纳二极管的CMOS反相器，同样用于ESD保护。

（四）设备功能模式

不同型号的产品在不同的差分输入和使能条件下，输出状态有所不同，具体可参考文档中的功能表。

四、应用与实现

（一）应用信息

SNx5LVDSxx设备通常用于高速、点对点的数据传输，适用于地面差异小于1 V的场景。LVDS驱动器和接收器提供了高速信号速率，并且不需要ECL类设备的高功率和双电源要求。

（二）典型应用

1. 点对点通信：这是LVDS缓冲器最基本的应用，通过一个驱动器和一个接收器实现数字数据的传输。驱动器将单端输入信号转换为差分信号，通过100 - Ω特性阻抗的平衡互连介质进行传输，接收器再将差分信号转换为单端恢复信号。

2. 设计要求：包括驱动器和接收器的电源电压、输入电压、信号速率、互连特性阻抗、终端电阻等参数，具体要求如下表所示：	DESIGN PARAMETERS	EXAMPLE VALUE
   Driver Supply Voltage (VCCD)	3.0 to 3.6 V
   Driver Input Voltage	0.8 to 3.3 V
   Driver Signaling Rate	DC to 100 Mbps
   Interconnect Characteristic Impedance	100 Ω
   Termination Resistance	100 Ω
   Number of Receiver Nodes	1
   Receiver Supply Voltage (VCCR)	3.0 to 3.6 V
   Receiver Input Voltage	0 to 24 V
   Receiver Signaling Rate	DC to 100 Mbps
   Ground shift between driver and receiver	±1 V

3. 详细设计步骤
   • 设备选择：使用Hewlett Packard HP6624A直流电源、Tektronix TDS7404实时示波器和Agilent ParBERT E4832A等设备。
   • 驱动器电源电压：驱动器采用单一电源供电，电源电压范围为3 V至3.6 V，在3.3 V电源下，差分输出电压标称值为340 mV。
   • 驱动器旁路电容：旁路电容在电源分配电路中起着关键作用，为了降低电感，应使用多层陶瓷芯片或表面贴装电容（如0603或0805尺寸），其引线电感约为1 nH。可以根据公式计算旁路电容的值。
   • 驱动器输出电压：标准LVDS驱动器的输出是1.2 V共模电压，差分输出信号的绝对值为340 mV，峰 - 峰差分电压为680 mV。
   • 互连介质：驱动器和接收器之间的物理通信通道可以是任何符合LVDS标准的平衡配对金属导体，如双绞线、同轴电缆、扁平带状电缆或PCB走线，其标称特性阻抗应在100 Ω至120 Ω之间，变化不超过10%。
   • PCB传输线：常见的PCB传输线结构包括微带线和带状线，微带线是顶层或底层的信号走线，带状线是内层的信号走线。在设计时，应保持走线宽度和间距均匀，以维持恒定的差分阻抗。
   • 终端电阻：为了确保入射波切换，终端电阻应与传输线的特性阻抗匹配，并且应尽可能靠近接收器放置。在多点拓扑中，终端电阻应仅位于传输线的末端。

五、电源供应与布局建议

（一）电源供应建议

LVDS驱动器和接收器设计为使用单一电源供电，电源电压范围为2.4 V至3.6 V。在实际应用中，驱动器和接收器可能位于不同的电路板或设备上，此时应使用单独的电源，并且驱动器和接收器电源之间的地电位差应小于±1 V。同时，应使用板级和本地设备级的旁路电容。

（二）布局建议

1. 微带线与带状线拓扑：推荐在可能的情况下使用微带线传输LVDS信号，因为带状线虽然能减少辐射和抗干扰问题，但会增加电容。
2. 电介质类型与电路板结构：对于LVDS信号，FR - 4或等效材料通常能提供足够的性能；如果TTL/CMOS信号的上升或下降时间小于500 ps，则建议使用介电常数接近3.4的材料，如Rogers™4350或Nelco N4000 - 13。在电路板结构方面，应注意铜重量、镀层厚度、焊料掩膜等参数。
3. 推荐堆叠布局：为了减少TTL/CMOS与LVDS之间的串扰，建议使用至少两个单独的信号层。常见的堆叠配置包括四层和六层电路板，六层电路板能更好地隔离信号层，提高信号完整性，但制造成本较高。
4. 走线间距：为了减少串扰，单端走线和差分对之间的间距应至少为单个走线宽度的两到三倍。同时，应避免使用自动布线器，因为它可能无法考虑到所有影响串扰和信号反射的因素，如应避免90°急转弯，使用连续的45°转弯可以减少反射。
5. 串扰与地弹最小化：为了减少串扰，应提供尽可能靠近信号源的高频电流返回路径，通常使用接地平面来实现。同时，应保持走线尽可能短，并确保接地平面连续，以减少电磁辐射和地弹。

六、设备与文档支持

（一）设备支持

文档中提供了第三方产品免责声明，并推荐访问TI网站获取其他LVDS和LVDM产品家族的信息。

（二）文档支持

提供了IBIS建模信息，并推荐参考Low - Voltage Differential Signaling Design Notes、Interface Circuits for TIA/EIA - 644 (LVDS)等文档获取更多应用指南。

（三）相关链接

文档中列出了SN55LVDS32、SN65LVDS32、SN65LVDS3486和SN65LVDS9637的产品文件夹、样品与购买、技术文档、工具与软件、支持与社区等相关链接。

七、总结

SNx5LVDS3xxxx系列高速差分线路接收器具有低功耗、高速度、抗干扰能力强等优点，适用于多种高速数据传输场景。在设计过程中，我们需要根据具体的应用需求选择合适的型号和封装，并注意电源供应、布局布线等方面的问题，以确保系统的性能和稳定性。希望通过本文的介绍，能帮助电子工程师们更好地理解和应用这些产品。你在实际应用中是否遇到过类似产品的问题呢？欢迎在评论区分享你的经验和见解。