深入解析CDCE937/CDCEL937：灵活低功耗LVCMOS时钟发生器

在电子设计领域，时钟发生器是确保系统稳定运行的关键组件之一。今天，我们将深入探讨德州仪器（TI）的CDCE937和CDCEL937这两款灵活低功耗LVCMOS时钟发生器，它们在降低电磁干扰（EMI）方面表现出色，适用于多种应用场景。

文件下载：cdcel937.pdf

产品概述

CDCE937和CDCEL937属于可编程时钟发生器家族，具有模块化锁相环（PLL）架构，能以低成本实现高性能的时钟合成、乘法和除法功能。它们可从单个输入频率生成多达7个输出时钟，每个输出都能在系统内编程，实现最高230MHz的任意时钟频率。这两款器件的输出电源引脚分开，CDCE937支持2.5V - 3.3V输出电源，而CDCEL937则为1.8V。

产品特性

丰富的功能配置

• 多PLL架构：CDCE937拥有3个PLL，可提供7个输出，而CDCEL937同样具备出色的时钟生成能力。相比家族中的其他成员，如CDCEx913（1PLL，3输出）、CDCEx925（2PLL，5输出）和CDCEx949（4PLL，9输出），CDCE937/CDCEL937在功能和输出数量上达到了较好的平衡。
• 灵活的输入时钟：支持多种输入时钟源，包括8MHz - 32MHz的外部晶体、片上压控晶体振荡器（VCXO），其拉范围为±150ppm，以及最高160MHz的单端LVCMOS输入。
• 可自由选择的输出频率：输出频率最高可达230MHz，满足不同应用的需求。

低噪声与高稳定性

• 低噪声PLL核心：PLL环路滤波器组件集成在芯片内部，有效降低了周期抖动，典型值仅为60ps，确保了时钟信号的稳定性。
• 独立的输出电源引脚：CDCE937支持3.3V和2.5V输出电源，CDCEL937支持1.8V输出电源，为不同的应用场景提供了灵活的电源选择。

可编程性与易用性

• 系统内可编程和EEPROM：具备串行可编程易失性寄存器和非易失性EEPROM，可存储用户设置，方便进行系统内编程和定制。
• 灵活的时钟驱动：通过三个用户可定义的控制输入（S0/S1/S2），可实现扩频时钟选择、频率切换、输出使能或电源关断等功能，为设计带来了极大的灵活性。

引脚配置与功能

CDCE937和CDCEL937采用20引脚TSSOP封装，各引脚功能明确。例如，GND引脚用于接地，SCL/S2和SDA/S1引脚在默认配置下作为串行时钟和数据输入/输出，同时也可作为用户可编程控制输入。VDD引脚为器件提供1.8V电源，Vddout引脚为输出提供电源，不同型号的输出电源电压有所不同。

电气特性

绝对最大额定值

在使用过程中，需要注意器件的绝对最大额定值，如电源电压范围为 -0.5V - 2.5V，输入电压和输出电压也有相应的限制。超出这些范围可能会导致器件永久损坏，影响系统的可靠性和性能。

推荐工作条件

为了确保器件的正常工作，推荐在特定的工作条件下使用。例如，器件电源电压VDD推荐为1.7V - 1.9V，输出Yx的电源电压Vddout根据型号不同有所差异，CDCE937为2.3V - 3.6V，CDCEL937为1.7V - 1.9V。同时，输入时钟频率、输出电流、负载电容等参数也有相应的推荐值。

热信息

了解器件的热信息对于散热设计至关重要。CDCE937和CDCEL937的热阻参数，如结到环境的热阻RθJA为89.04°C/W，可帮助我们合理设计散热方案，确保器件在正常温度范围内工作。

电气特性细节

在电气特性方面，器件的各项参数表现出色。例如，在不同的输出电源电压下，LVCMOS输出的高电平电压、低电平电压、传播延迟、上升和下降时间等都有明确的规定。同时，器件的抖动性能也较为优异，周期抖动典型值为60ps，峰 - 峰周期抖动在不同PLL切换情况下也能控制在合理范围内。

详细描述

功能框图

从功能框图可以看出，CDCE937和CDCEL937的内部结构复杂而有序。输入时钟经过处理后，通过多个PLL和分频器，最终生成所需的输出时钟。每个PLL都支持扩频时钟（SSC），可有效降低EMI。

控制终端设置

三个用户可定义的控制终端（S0/S1/S2）为器件的外部控制提供了极大的灵活性。用户可以预定义多达八种不同的控制设置，实现扩频时钟选择、频率选择和输出状态选择等功能。例如，通过设置这些控制终端，可以在不同的频率和SSC模式之间切换，满足不同应用场景的需求。

默认设备设置

器件的内部EEPROM预先配置为工厂默认设置，输入频率直接传递到输出。在电源供电或经过掉电/上电序列后，默认设置将生效，直到用户通过串行SDA/SCL接口重新编程。

SDA/SCL串行接口

CDCE937和CDCEL937作为2线串行SDA/SCL总线的目标设备，兼容SMBus或I²C规范。在标准模式（最高100kbit/s）和快速模式（最高400kbit/s）下均可正常工作，并支持7位寻址。S1/SDA和S2/SCL引脚具有双重功能，默认配置为串行编程接口，也可通过设置EEPROM中的相关位将其编程为控制引脚。

数据协议

器件支持字节写、字节读、块写和块读操作。在进行EEPROM写操作时，需要注意相关的操作步骤，如在开始EEPROM编程前将CLKIN拉低，并在编程过程中保持低电平，直到EEPROM编程完成。同时，可以通过读取EEPROM编程状态位（EEPIP）来监控编程状态。

应用与实现

应用信息

CDCE937和CDCEL937适用于多种应用场景，如高清电视（HDTV）、机顶盒（STB）、DVD播放器和记录器、打印机等。它们能够为视频、音频、USB、IEEE1394、RFID、蓝牙、WLAN、以太网和GPS等设备生成高精度时钟。

典型应用

在千兆以太网交换机应用中，CDCE937可以替代多个晶体和晶体振荡器，减少了器件数量，降低了成本。同时，其支持的扩频时钟（SSC）功能可有效降低电磁干扰，提高系统的稳定性。

设计要求与详细设计过程

• 扩频时钟（SSC）：扩频调制通过将发射能量分散到更宽的带宽上，降低了时钟分配网络的发射电平，从而减少了电磁干扰。在设计过程中，需要考虑调制量、调制频率、调制形状和中心扩展/向下扩展等参数。
• PLL频率规划：根据输入频率和所需的输出频率，合理规划PLL的参数。通过TI Pro - Clock™软件可以自动计算P、Q、R和N'等参数，简化了设计过程。
• 晶体振荡器启动：当CDCE937用作晶体缓冲器时，晶体振荡器的启动时间通常比内部PLL锁定时间长。在实际设计中，需要考虑晶体的启动特性，确保系统能够快速稳定地启动。
• 频率调整与输入输出处理：如果不需要VCXO拉功能，应将Vctrl引脚浮空；所有其他未使用的输入应接地，未使用的输出应浮空。同时，在切换XO和VCXO模式时，需要按照特定的步骤进行操作，以确保输出频率的准确性。

电源供应建议

在使用外部参考时钟时，应先驱动Xin/CLK，再使VDD电压上升，以避免输出不稳定的风险。如果Vddout先于VDD施加，建议将VDD拉至地，直到Vddout电压稳定。

布局指南

在PCB布局方面，需要特别注意晶体的放置和布线。晶体应尽可能靠近器件，确保从晶体端子到XIN和XOUT的布线长度相同。同时，应避免在晶体及其布线区域下方铺设接地平面和电源平面，以减少噪声耦合。此外，合理放置电源旁路电容和去耦电容，可有效降低电源噪声。

总结

CDCE937和CDCEL937是两款功能强大、灵活性高的时钟发生器，在降低电磁干扰、提高系统稳定性方面具有显著优势。它们的丰富特性和广泛应用场景使其成为电子工程师在时钟设计中的理想选择。在实际应用中，我们需要根据具体需求合理配置器件参数，并注意布局和电源供应等方面的问题，以充分发挥其性能优势。

希望通过本文的介绍，能帮助大家更好地了解CDCE937和CDCEL937这两款器件，在电子设计中取得更好的成果。如果你在使用过程中有任何问题或经验，欢迎在评论区分享交流。