CDCE(L)913：灵活低功耗LVCMOS时钟发生器深度解析

在电子设计领域，时钟发生器是确保系统稳定运行的关键组件。今天要给大家详细介绍的是德州仪器（TI）的CDCE913和CDCEL913，这两款灵活低功耗LVCMOS时钟发生器具备SSC功能，能有效降低电磁干扰（EMI），在众多应用场景中发挥着重要作用。

文件下载：cdcel913.pdf

一、产品特性亮点

1. 丰富的产品线家族

CDCE(L)913属于可编程时钟发生器家族，该家族还有不同PLL和输出数量的成员。例如CDCE913/CDCEL913是1 - PLL、3输出，CDCE925/CDCEL925是2 - PLL、5输出等。这种多样化的选择能满足不同项目对时钟输出数量和PLL数量的需求。

2. 灵活的编程与存储

具备系统内可编程性，有串行可编程易失性寄存器，同时还有非易失性EEPROM可存储用户设置。这意味着我们可以根据实际应用需求对设备进行灵活配置，并且即使断电，设置也能得以保留。

3. 多样的输入时钟方式

支持多种输入时钟概念，外部晶体输入范围为8MHz到32MHz，片上VCXO的拉范围可达±150ppm，还能接受单端LVCMOS输入，最高可达160MHz。这种灵活性使得它能适配不同的时钟源，方便我们进行设计。

4. 低噪声与高精度

拥有低噪声PLL核心，PLL环路滤波器组件集成在芯片内，典型周期抖动仅50ps。它能产生高精度时钟，适用于视频、音频、USB、IEEE1394、RFID、蓝牙、WLAN、以太网和GPS等多种应用场景，还能生成与TI - DaVinci™、OMAP™、DSPs常用的时钟频率。

5. 灵活的输出与控制

输出供电引脚分开，CDCE913支持3.3V和2.5V，CDCEL913支持1.8V。还有三个用户可定义的控制输入（S0/S1/S2），可用于SSC选择、频率切换、输出使能或电源关断等功能。

6. 其他特性

采用1.8V设备电源供电，工作温度范围宽达 - 40°C到85°C，封装为TSSOP，并且有开发和编程套件（TI Pro - Clock™），方便进行PLL设计和编程。

二、应用场景广泛

CDCE(L)913在多个领域都有出色的表现，常见应用包括数字电视（D - TVs）、机顶盒（STBs）、IP - STBs、DVD播放器、DVD录像机、打印机等。这些应用场景对时钟的稳定性和精度要求较高，而CDCE(L)913正好能满足这些需求。

三、详细功能剖析

1. 基本功能概述

CDCE913和CDCEL913是基于模块化PLL的低成本、高性能可编程时钟合成器。它们能从单个输入频率生成最多三个输出时钟，每个输出都可通过集成的可配置PLL在系统内编程，实现最高230MHz的任意时钟频率。输出供电引脚（(V_{DDOUT})）方面，CDCEL913为1.8V，CDCE913为2.5V到3.3V。输入可接受外部晶体或LVCMOS时钟信号，若使用外部晶体，片上负载电容在大多数应用中已足够，其值可在0到20pF之间编程。片上VCXO还能使输出频率与外部控制信号同步。

2. 控制终端配置

设备有三个用户可定义的控制终端（S0、S1、S2），可用于控制多种功能。比如进行扩频时钟（SSC）选择（包括扩散类型和扩散量）、频率选择（在两个用户定义的频率之间切换）、输出状态选择（如输出配置和电源关断控制）等。S1/SDA和S2/SCL是双功能引脚，默认作为SDA/SCL用于串行编程接口，也可通过设置EEPROM将其编程为控制引脚（S1/S2）。不过一旦设置为控制引脚，串行编程接口就不可用了，但当(V_{DDOUT})强制接地时，S1和S2会临时作为串行编程引脚（SDA/SCL）。S0则仅作为控制引脚。

3. 默认设备配置

内部EEPROM预配置了工厂默认配置，输入频率默认直接通过输出。这种预配置使得设备在无需额外编程步骤的情况下就能以默认模式运行，直到用户将其重新编程为不同的应用配置。在默认配置下，控制终端寄存器只有前两个设置（0和1）可通过S0选择，因为S1和S2在默认模式下被配置为编程引脚。

4. SDA/SCL串行接口

CDCE913和CDCEL913作为2线串行SDA/SCL总线的目标设备，兼容流行的SMBus或(I^{2}C)规范，支持标准模式传输（最高100kbps）和快速模式传输（最高400kbps），并支持7位寻址。通过这个接口，我们可以对设备进行编程和配置。

5. 数据协议

支持字节写入、字节读取、块写入和块读取操作。字节写入后会立即写入内部寄存器并生效，无论这是字节写入还是块写入序列。如果启动EEPROM写入周期，内部寄存器会被写入EEPROM，在编程序列中也可进行数据读取。在开始EEPROM编程前，需将CLKIN拉低，并在编程期间保持低电平，直到EEPIP读回为0后才能再次写入设备寄存器。

四、电气与性能参数

1. 绝对最大额定值

在使用时，我们需要注意设备的绝对最大额定值，如电源电压（(V{DD})）、输出时钟电源电压（(V{DDOUT})）、输入电压（(V{I})）、输出电压（(V{O})）等的范围。超出绝对最大额定值可能会导致设备永久损坏，即使在绝对最大额定值范围内但超出推荐工作条件使用，设备也可能无法完全正常工作，影响其可靠性、功能和性能，缩短设备寿命。

2. ESD额定值

该设备的人体模型（HBM）静电放电额定值为 + 2000V，带电设备模型（CDM）为±1500V。在处理和安装集成电路时，需采取适当的静电防护措施，因为ESD损坏可能会导致设备性能下降甚至完全失效。

3. 推荐工作条件

包括设备电源电压、输出电压、输入电压阈值、输出电流、输出负载、工作温度范围等参数。按照推荐工作条件使用设备，能确保其性能和可靠性。例如，设备的工作温度范围为 - 40°C到85°C，在这个范围内使用能保证设备稳定运行。

4. 热信息

了解设备的热性能参数，如结到环境的热阻（(R{theta JA})）、结到外壳（顶部）的热阻（(R{theta JC(top)})）、结到电路板的热阻（(R_{theta JB})）等，有助于我们进行散热设计，确保设备在工作过程中不会因过热而影响性能。

5. 电气特性

涵盖了供电电流、输出电流、功率关断电流、VCO频率范围、LVCMOS输出频率等参数。例如，在所有输出关闭、(f{CLX}=27 MHz)、(f{VCO}=135 MHz)、(f_{OUT}= 27 MHz)且所有PLL开启的情况下，供电电流典型值为11mA。这些参数能帮助我们评估设备在不同工作条件下的功耗和性能。

6. EEPROM规格

EEPROM的编程周期典型值为1000次，数据保留时间为10年。这为我们使用EEPROM存储设备配置提供了参考。

7. 时序要求

包括CLK_IN和SDA/SCL的时序要求。例如，CLK_IN在PLL旁路模式下的输入频率范围为0到160MHz，在PLL模式下为8到160MHz；SCL时钟频率在标准模式下为0到100kHz，在快速模式下为0到400kHz。遵循这些时序要求是确保设备正常通信和工作的关键。

五、应用与设计要点

1. 典型应用示例

以音频/视频应用为例，使用CDCEL913搭配1.8V单电源。在这个应用中，CDCEL913能为音频和视频提供稳定的时钟信号，确保音频和视频的质量。

2. 设计要求与详细步骤

（1）扩频时钟（SSC）

SSC是一种将发射能量分散到更大带宽的方法，能有效降低时钟分配网络的发射电平，从而减少电磁干扰（EMI）。CDCE913支持多种SSC控制参数，如调制量（%）、调制频率（>20kHz）、调制形状（三角形、Hershey形等）以及中心扩散/向下扩散（±或 - ）。

（2）PLL频率规划

根据输入频率（(f{IN})），可使用公式(f{OUT }=frac{f{IN}}{P d i v} × frac{N}{M})计算输出频率（(f{OUT })），使用公式(f{VCO}=f{IN} × frac{N}{M})计算每个PLL的目标VCO频率（(f_{vco})）。其中，M（1到511）和N（1到4095）是PLL的乘数/除数值，Pdiv（1到127）是输出除数。

（3）晶体振荡器启动

当CDCE913或CDCEL913用作晶体缓冲器时，晶体振荡器的启动时间通常比内部PLL锁定时间长。例如，对于27MHz晶体输入和8pF负载，晶体启动时间约为250µs，而PLL锁定时间约为10µs。

（4）频率调整

可通过VCXO控制输入(V_{Ctrl})调整频率。若使用PWM调制信号作为VCXO的控制信号，则需要外部滤波器。

（5）未使用的输入/输出处理

若不需要VCXO拉动功能，(V_{Ctrl})应悬空，其他未使用的输入应接地，未使用的输出应悬空。若某个输出块未使用，建议禁用该块，但仍需为第二个输出块提供电源。

（6）XO和VCXO模式切换

从XO模式切换到VCXO模式时，为使输出频率居中为0ppm，可按以下步骤操作：先在XO模式下将(V{ctrl})设置为(V{dd}/2)，然后切换到VCXO模式，最后编程内部电容器以获得输出为0ppm的频率。

3. 电源供应建议

使用外部参考时钟时，应先驱动XIN/CLK，再使(V{DD})上升，以避免输出不稳定。若先施加(V{DDOUT})，建议将(V{DD})拉低至(V{DDOUT})上升。因为当(V{DD})悬空而(V{DDOUT})供电时，(V_{DDOUT})可能会有大电流流过。

4. 布局要点

（1）布局指南

当CDCE913用作晶体缓冲器时，晶体周围的寄生参数会影响VCXO的拉范围。因此，晶体应尽量靠近设备放置，并且从晶体端子到XIN和XOUT的布线长度应相同。同时，应在晶体及其布线区域下方切割接地平面和电源平面，避免在此区域布线其他信号线，以减少噪声耦合。对于某些晶体，可能需要额外的离散电容器来满足负载电容规格。

（2）布局示例

布局示例展示了推荐的电源旁路电容器放置方式。对于元件侧安装，建议使用0402尺寸的电容器，以方便信号布线。旁路电容器与设备电源的连接应尽量短，电容器的另一侧应通过低阻抗连接接地平面。

六、寄存器映射与编程

1. SDA/SCL配置寄存器

设备的时钟输入、控制引脚、PLL和输出级都可通过SDA/SCL总线进行用户配置。相关寄存器包括通用配置寄存器和PLL1配置寄存器。用户可以预定义最多八个不同的控制设置，并通过外部控制引脚（S0、S1、S2）进行选择。

2. 编程相关

TI Pro - Clock™软件可帮助用户快速进行所有设置，并自动计算出优化性能和最低抖动的值。通过该软件，我们能更高效地完成设备的编程和配置工作。

七、总结

CDCE(L)913时钟发生器凭借其丰富的特性、广泛的应用场景和灵活的设计，为电子工程师提供了一个强大的解决方案。在实际设计过程中，我们需要充分了解其各项参数和特性，遵循设计要点和布局指南，合理进行编程和配置，以确保设备在系统中稳定可靠地运行。希望本文能对大家在使用CDCE(L)913进行设计时有所帮助，大家在实际应用中遇到任何问题，欢迎在评论区交流讨论。