深度解析CDCE937与CDCEL937：灵活低功耗LVCMOS时钟发生器

在电子设备的设计中，时钟发生器扮演着至关重要的角色，它为系统提供精确且稳定的时钟信号，确保各个组件能够协同工作。今天，我们要深入探讨的是德州仪器（TI）的CDCE937和CDCEL937这两款灵活低功耗LVCMOS时钟发生器，它们在降低电磁干扰（EMI）方面有着出色的表现，并且具备丰富的特性和广泛的应用场景。

文件下载：cdce937.pdf

产品概述

CDCE937和CDCEL937属于可编程时钟发生器家族，它们是基于模块化锁相环（PLL）的低成本、高性能可编程时钟合成器、乘法器和除法器。这两款器件能够从单一输入频率生成多达7个输出时钟，每个输出都可以在系统内编程为高达230MHz的任意时钟频率，并且使用多达三个独立可配置的PLL。

关键特性

1. 多种输出配置：CDCE937有3.3V和2.5V的输出电源引脚，而CDCEL937则为所有输出提供1.8V的电源。这种灵活的输出电源配置可以满足不同系统的需求。
2. 灵活的输入时钟概念：支持外部晶体（8MHz - 32MHz）和片上压控晶体振荡器（VCXO），其拉范围为±150ppm，还能接受单端LVCMOS高达160MHz的时钟信号。
3. 低噪声PLL核心：PLL环路滤波器组件集成在芯片内，具有低周期抖动（典型值为60ps），能够提供稳定的时钟信号。
4. 可编程功能：支持系统内可编程和EEPROM存储，用户可以通过串行可编程的易失性寄存器进行配置，并将设置存储在非易失性EEPROM中。
5. 灵活的时钟驱动：三个用户可定义的控制输入（S0/S1/S2），可用于选择扩频时钟（SSC）、切换频率、使能输出或进行电源管理。
6. 宽温度范围：能够在 -40°C至85°C的宽温度范围内稳定工作，适用于各种工业和消费电子应用。

引脚配置与功能

引脚图

引脚功能说明

引脚名称	引脚编号	类型	描述
GND	5, 9, 16	G	接地
SCL/S2	18	I	串行时钟输入（默认配置），LVCMOS；内部上拉500k；也可作为用户可编程控制输入
SDA/S1	19	I/O	双向串行数据输入/输出（默认配置），LVCMOS；内部上拉500k；也可作为用户可编程控制输入
S0	2	I	用户可编程控制输入S0，LVCMOS输入；内部上拉500k
V Ctrl	4	I	VCXO控制电压，不使用时可悬空或上拉（约500k）
V DD	3	P	器件的1.8V电源
Vddout	6, 10, 13	P	CDCEL937：所有输出的1.8V电源；CDCE937：所有输出的3.3V或2.5V电源
Xin/CLK	1	I	晶体振荡器输入或LVCMOS时钟输入（可通过SDA/SCL总线选择）
Xout	20	O	晶体振荡器输出，不使用时可悬空或上拉（≈500k）
Y1 - Y7	7, 8, 11 - 15, 17	O	LVCMOS输出

电气特性与规格

绝对最大额定值

在使用这两款器件时，需要注意其绝对最大额定值，超出这些范围可能会导致器件永久性损坏。例如，电源电压Vpp的范围为 -0.5V至2.5V，输入电压和输出电压也有相应的限制。

推荐工作条件

为了确保器件的最佳性能，建议在推荐的工作条件下使用。包括电源电压、输入电压、输出电流、负载电容和工作温度等参数都有明确的范围。例如，器件的电源电压V DD推荐为1.7V - 1.9V，工作温度范围为 -40°C至85°C。

电气特性

文档中详细列出了器件的各项电气特性，如电源电流、输出电源电流、功耗电流、抖动等。这些特性对于评估器件在不同工作条件下的性能非常重要。例如，在所有输出关闭、f(CLK) = 27MHz、f(VCO) = 135MHz且所有PLL开启的情况下，器件的电源电流有相应的典型值。

功能描述

控制终端设置

CDCEx937具有三个用户可定义的控制终端（S0、S1和S2），允许外部控制器件的设置。这些终端可以编程为以下设置：

• 扩频时钟选择：选择扩频类型和扩频量。
• 频率选择：在两个用户定义的频率之间切换。
• 输出状态选择：控制输出配置和电源管理。

用户可以预定义多达八种不同的控制设置，通过外部控制引脚进行选择。

默认设备设置

器件的内部EEPROM预先配置为工厂默认设置，输入频率直接通过到输出。在电源供应或经过掉电/上电序列后，默认设置将生效，直到用户通过串行SDA/SCL接口重新编程为不同的应用配置。

SDA/SCL串行接口

CDCEx937作为2线串行SDA/SCL总线的目标设备，兼容流行的SMBus或I²C规范。支持标准模式传输（高达100kbit/s）和快速模式传输（高达400kbit/s），并支持7位寻址。

数据协议

器件支持字节写入、字节读取、块写入和块读取操作。在进行EEPROM编程时，需要注意相关的操作步骤和状态监测。例如，在启动EEPROM写入周期时，需要将CLKIN拉低，并在编程完成后将EEWRITE位复位为低。

应用与实现

应用信息

CDCE937和CDCEL937可作为晶体缓冲器、时钟合成器使用，具有片上环路滤波器和扩频调制功能。编程可以通过SPI、引脚模式或使用片上EEPROM完成。

典型应用

文档中给出了一个在千兆以太网交换机应用中使用CDCEx937替换晶体和晶体振荡器的示例。通过使用该器件，可以减少晶体和振荡器的数量，简化设计并降低成本。

设计要求与详细设计过程

• 扩频时钟（SSC）：SSC是一种将发射能量扩展到更大带宽的方法，可以降低时钟分配网络的发射电平，从而减少电磁干扰（EMI）。
• PLL频率规划：根据输入频率和输出频率的要求，通过相应的公式计算PLL的参数。使用TI Pro-Clock™软件可以自动计算这些参数。
• 晶体振荡器启动：当器件用作晶体缓冲器时，晶体振荡器的启动时间比内部PLL锁定时间长。
• 频率调整与未使用引脚处理：如果不需要VCXO拉功能，Vctrl必须悬空；所有其他未使用的输入必须接地，未使用的输出必须悬空。
• XO和VCXO模式切换：在切换到VCXO模式时，需要按照特定的步骤进行操作，以确保输出频率为0ppm。

电源供应建议与布局

• 电源供应：在使用外部参考时钟时，需要注意电源的上电顺序，以避免输出不稳定。
• 布局：在布局时，需要注意晶体单元的放置，尽量减少寄生效应的影响。同时，合理放置旁路电容和去耦元件，以确保电源的稳定性。

总结

CDCE937和CDCEL937是两款功能强大、性能出色的时钟发生器，具有灵活的配置、低功耗和低抖动等优点。它们适用于各种需要精确时钟信号的应用，如高清电视、机顶盒、DVD播放器、打印机等。在设计过程中，工程师需要根据具体的应用需求，合理配置器件的参数，并注意电源供应和布局等方面的问题，以确保系统的稳定性和可靠性。

希望这篇博文能够帮助电子工程师更好地了解CDCE937和CDCEL937这两款器件，在实际设计中充分发挥它们的优势。如果你在使用过程中遇到任何问题，欢迎在评论区留言交流。