深入解析LC89091JA数字音频接口接收器

在当今数字化音频飞速发展的时代，数字音频接口接收器扮演着至关重要的角色。今天我们要详细探讨的是ON Semiconductor推出的LC89091JA数字音频接口接收器，它在音频处理领域有着独特的优势和广泛的应用。

文件下载：LC89091JA-H.pdf

一、产品概述

LC89091JA是一款功能强大的数字音频接口接收器，它能够依据IEC60958、IEC61937和JEITA CPR - 1205标准，对数字音频设备间的数据传输格式信号进行解调处理。其支持的解调采样频率最高可达192kHz，这使得它可以适应多种系统，如AV接收器、数字电视和DVD刻录机等。

二、产品特点

1. 信号解调：严格按照IEC60958、IEC61937和JEITA CPR - 1205标准对S/PDIF信号进行解调处理，确保信号的准确性和兼容性。
2. 时钟输出：能够输出三种不同频率的主时钟，分别为512fs、256fs和128fs，并且具备输出频率自动调整功能，可根据实际需求灵活调整。
3. 音频数据接口：采用24位I2S数据输出接口，数据传输采用MSB first left justified格式，保证音频数据的高效传输。
4. 微控制器接口：配备I2C微控制器接口，具有地址自动递增功能，方便与其他设备进行通信和控制。
5. 电源管理：内置上电复位电路，可在电源开启时自动进行复位操作，确保设备的稳定启动。
6. 电源电压：工作电源电压范围为3.0 - 3.6V，适应多种电源环境。
7. 封装形式：采用SSOP16封装，不仅无铅无卤，符合环保要求，而且体积小巧，便于集成。
8. 工作温度：工作温度范围为 - 30°C至70°C，能适应较为恶劣的工作环境。

三、产品应用

LC89091JA的应用场景十分广泛，主要集中在消费音频和数字音频接口领域。具体的终端产品包括AV接收器、家庭影院套装、迷你组合音响、条形音箱和耳机放大器等。这些产品对音频质量和信号处理要求较高，而LC89091JA正好能够满足这些需求。

四、产品规格

1. 封装尺寸

采用SSOP16 (225mil)封装，具体尺寸为5.65mm（MAX）×5.2±0.1mm，详细的尺寸信息可参考产品文档中的相关图表。需要注意的是，这些测量值仅供参考，不做保证。

2. 引脚分配

引脚编号	引脚名称	输入/输出	功能描述
1	SCL	I	微控制器接口I2C的时钟输入引脚
2	SDA	I/O	微控制器接口I2C的数据输入/输出引脚
3	ERR	O	PLL锁相环锁定错误和数据错误标志输出引脚，初始输出；同时也是输出数据静音信号输出引脚
4	GPO	O	通道状态位 - 1（PCM或非PCM标志）输出引脚，初始输出；也可作为输入S/PDIF（RXIN或MPIO）的直通输出引脚；还可作为通用输出引脚
5	RXIN	I	3.3V容差TTL兼容的S/PDIF输入引脚
6	MPIO	I/O	通道状态强调标志输出引脚，初始输出；也可作为3.3V容差TTL兼容的S/PDIF输入引脚
7	LPF	O	PLL锁相环的环路滤波器连接输出引脚
8	GND	-	数字地
9	MCKO	O	主时钟输出引脚，可输出512fs、256fs和128fs的时钟信号
10	BCKO	O	位时钟输出引脚，输出频率为64fs
11	LRCKO	O	左右声道时钟输出引脚，输出频率为fs
12	DATAO	O	串行音频数据输出引脚，采用I2S格式且左对齐
13	XIN	I	晶体谐振器连接或外部时钟输入引脚，输入频率为24.576MHz
14	XOUT	O	晶体谐振器连接输出引脚
15	SDIN	I	串行音频数据输入引脚
16	VDD	-	数字电源，电压为3.3V

3. 电气特性

绝对最大额定值

参数	符号	条件	额定值	单位
最大电源电压	VDD max	-	- 0.3至4.6	V
输入电压	VIN	-	- 0.3至VDD max + 0.3（最大4.6Vp - p）	V
输出电压	VOUT	-	- 0.3至VDD max + 0.3（最大4.6Vp - p）	V
存储环境温度	Tstg	-	- 55至125	°C
工作环境温度	Topr	-	- 30至70	°C
最大输入/输出电流	IIN, IOUT	-	±20	mA

允许工作范围

参数	符号	条件	最小值	典型值	最大值	单位
电源电压	VDD	-	3.0	3.3	3.6	V
输入电压范围	VIN	-	0	-	3.6	V
输出负载电容（MCKO引脚）	CL1	-	-	-	20	pF
输出负载电容（除MCKO引脚外）	CL2	-	-	-	30	pF
工作温度	Vopr	-	- 30	25	70	°C

DC特性

参数	符号	条件	最小值	最大值	单位
输入高电平	VIH	CMOS兼容：XIN引脚（外部时钟输入时）	0.7VDD	-	V
输入低电平	VIL	-	0.2VDD	-	V
输入高电平	VIH	TTL兼容：SCL、SDA、RXIN、MPIO和SDIN引脚	2.0	-	V
输入低电平	VIL	-	-	0.8	V
输出高电平	VOH	IOH = - 4mA，IOL = 4mA：ERR、MCKO、BCKO、LRCKO、DATAO和XOUT输出引脚；IOH = - 2mA，IOL = 2mA：SDA和MPIO输出引脚	VDD - 0.8	-	V
输出低电平	VOL	-	-	0.4	V
VDD电源电流	IDD1	输入fs：96kHz，MCKO：512fs输出状态	-	20	mA
VDD电源电流	IDD2	“PDMODE = 1”	-	2	μA

AC特性

参数	符号	最小值	典型值	最大值	单位
VDD上升斜率	tVDD	-	-	100	ms
RXIN和MPIO输入接收频率	fRFS	28	-	195	kHz
RXIN和MPIO输入占空比	fRXDUY	40	50	60	%
XIN时钟输入频率	fXF	-	24.576	-	MHz
MCKO时钟输出频率	fMCK	4	-	50	MHz
MCKO时钟输出占空比	fXMCKDUY	40	-	60	%
MCKO - BCKO输出延迟	tMBO	- 10	-	10	ns
BCKO - LRCKO输出延迟	tBLO	- 10	-	10	ns
BCKO - DATAO输出延迟	tBDO	- 10	-	10	ns
LRCKO - DATAO输出延迟	tLDO	- 10	-	10	ns

I2C微控制器接口AC特性

参数	符号	最小值	最大值	单位
RSTB输入脉冲宽度（L）	tRSTdw	-	400	kHz
SCL输入频率	fSCL	600	-	ns
SCL输入脉冲宽度（L）	tSCLdw	1300	-	ns
SCL输入脉冲宽度（H）	tSCLuw	600	-	ns
起始（重复）建立时间	tCSBuw	600	-	ns
SDA保持时间	tSDAhold	0	900	ns
SDA建立时间	tSDAsetup	100	-	ns
SCL - SDA上升时间	tSCLSDArd	20 + 0.1Cb	300	ns
SCL - SDA下降时间	tSCLSDAfd	20 + 0.1Cb	300	ns
停止建立时间	tSTOPsetup	600	-	ns
总线开放时间	tBUSopen	1300	-	ns
尖峰脉冲宽度	tSPKpw	0	50	ns

五、系统设置

1. 上电复位

LC89091JA内置上电复位电路，能够持续监测电源状态。上电复位后，各输出端口会处于特定的状态，如ERR引脚输出高电平，GPO引脚输出低电平（非PCM标志）等。

2. 寄存器复位和掉电模式

SYSRST寄存器可对除寄存器外的电路进行复位操作，在复位期间，寄存器设置状态保持不变且可进行更改。当系统通过SYSRST寄存器复位时，振荡放大器仍会工作，时钟信号会输出到MCKO、BCKO和LRCKO引脚，但DATAO引脚会输出低电平。PDMODE寄存器可将系统设置为掉电模式，在此模式下，寄存器设置状态保持不变且可更改，除上电复位和微控制器接口外的电路将停止工作，时钟信号也不会输出。

3. 振荡放大器引脚设置

LC89091JA内置振荡放大器，可通过连接石英谐振器、反馈电阻和负载电容到XIN和XOUT引脚来构成振荡电路。使用石英谐振器时，需选择基波类型，并根据其特性选择合适的负载电容。若不使用内置振荡放大器，可将外部时钟源的输出连接到XIN引脚，此时无需在XIN和XOUT之间连接反馈电阻。无论何种情况，都需始终向XIN引脚提供24.576MHz的时钟信号。

4. 环路滤波器引脚设置

LC89091JA内置VCO（电压控制振荡器），可与32kHz至192kHz的采样频率以及4MHz至25MHz的数据传输速率同步。PLL锁相环在512fs时锁定，LPF引脚用于连接PLL环路滤波器，需尽可能靠近引脚连接电阻和电容。

5. 时钟设置

主时钟选择

主时钟源有两种选择：PLL源（512fs）和XIN源（24.576MHz）。

PLL源主时钟

PLL可与输入的S/PDIF信号同步，并输出512fs的时钟信号。PLL时钟由PLLACC、PLLDIV[1:0]和PRSEL[1:0]寄存器控制。当“PLLACC = 0”时，根据输入采样频率的不同，输出不同频率的时钟信号；当“PLLACC = 1”时，时钟频率始终按恒定倍数输出。

XIN源主时钟

XIN引脚需始终提供24.576MHz的时钟信号，用于PLL解锁时的时钟源、PLL锁定支持以及S/PDIF输入数据采样频率的计算。通常情况下，振荡放大器在PLL锁定时会自动停止工作，但可通过AMPOPR寄存器设置为始终工作。为将系统时钟固定为XIN时钟，可通过ADMODE寄存器将PLL设置为解锁状态，输出时钟频率可通过XOUTCK寄存器设置。

输出时钟切换

时钟源会根据PLL的锁定或解锁状态自动在PLL时钟和XIN时钟之间切换，输出时钟在PLL状态改变2.7ms后切换。

数字输入数据采样频率计算

输入数据采样频率通过XIN时钟进行计算。在“AMPOPR = 0”模式下，输入数据采样频率在ERR错误期间计算，并在振荡放大器停止时保持该值，直到PLL解锁；在“AMPOPR = 1”模式下，计算会持续进行。计算结果可通过微控制器接口读取。

6. 数据设置

S/PDIF输入接收范围

输入数据的接收范围为32kHz至192kHz。

S/PDIF输入/输出引脚

提供两个数字输入引脚（RXIN和MPIO）和一个直通输出引脚（GPO）。RXIN和MPIO为3.3V容差TTL输入电平引脚，使用MPIO作为S/PDIF输入时需设置MPSEL寄存器，解调数据可通过DINSEL寄存器选择。GPO引脚可输出S/PDIF直通数据，输出数据可通过GPOSEL[1:0]和THRSEL寄存器选择。

输出数据格式

DATAO输出数据格式可通过DAFORM寄存器设置，初始格式为I2S，数据与BCKIN下降沿同步输出。

串行音频数据输入格式

SDIN为串行数据输入引脚，输入的串行音频数据格式需与解调数据输出格式一致，且需与BCKO和LRCKO时钟同步。SDIN输入数据可直通输出到DATAO引脚，通常在PLL解锁时输出，也可通过ADMODE寄存器设置为无论PLL状态如何都输出。不使用SDIN引脚时，需将其连接到GND。

输出数据切换

DATAO在PLL锁定时输出解调数据，解锁时输出SDIN输入数据，输出会根据PLL状态自动切换。切换时会经过一个静音期，静音期时长可通过ERRWT和DATWT寄存器调整，也可通过DATMUT寄存器强制静音，NPMODE寄存器可在接收到非PCM数据时使DATAO输出静音。

7. 错误输出处理

ERR输出可通过ERRSEL寄存器选择两种输出模式：

锁定错误和数据错误输出（“ERRSEL = 0”）

当PLL锁定错误或数据错误发生时，ERR引脚输出错误标志，该标志与LRCKO同步输出，可通过微控制器接口读取。PLL锁定错误可能由输入数据的双相调制规律丢失或无法检测到前导码B、M和W引起；输入数据奇偶校验错误会导致ERR输出高电平，输出数据会替换为前一帧的数据，但接收到非PCM数据时不替换；其他错误检测到数据差异时，ERR会立即输出高电平，并将时钟源切换到XIN重新开始处理。

DATAO数据静音信号输出（“ERRSEL = 1”）

此模式输出DATAO引脚输出的音频数据状态，接收非PCM音频数据时的静音处理设置也会反映在该输出中。

8. 通用输出（GPO）

GPO输出可通过GPOSEL[1:0]寄存器选择三种输出模式：

通道状态位1输出（“GPOSEL[1:0] = 00”）

初始模式下，输出通道状态的位1，用于指示输入双相数据是否为PCM音频数据。

S/PDIF直通输出（“GPOSEL[1:0] = 01”）

输出由S/PDIF输入选择器（DINSEL寄存器）选择的数据，输出数据通过THRSEL寄存器选择。

微控制器寄存器输出（“GPOSEL[1:0] = 10或11”）

此模式输出由微控制器接口设置的串行数据，可作为外围电路的控制信号。

9. 多功能输入/输出（MPIO）

MPIO可通过MPSEL寄存器选择输入或输出模式。设置为输出时需连接上拉电阻，不使用时应处于开路状态，且在输出设置为空载时，不要通过DINSEL或THRSEL寄存器选择MPIO。

预加重标志输出（“MPSEL = 0”）

初始模式下，输出通道状态的预加重标志，未检测到加重信号时MPIO为高阻输出，需连接上拉电阻。

S/PDIF数据输入（“MPSEL = 1”）

MPIO可作为S/PDIF输入端子，但上电后MPIO初始为输出状态，在输入所有S/PDIF信号前，需通过MPSEL寄存器将其设置为输入状态。

六、微控制器接口

LC89091JA通过I2C（快速模式，400kHz）进行控制，以下是相关设置和操作：

1. 终端设置

SCL和SDA引脚需连接上