TLK1002A 二路信号调节收发器

TLK1002A是一款单芯片双信号调理收发器。

该芯片支持1.0 Gbps至1.3 Gbps的数据速率。片上时钟生成锁相环（PLL）从外部施加的参考时钟生成所需的半速率时钟。该参考时钟约等于数据速率的十分之一。两个接收数据流的频率可能高达±200 ppm。

两条数据路径实现相同。实现的输入缓冲器提供400 mVp-p差分的输入灵敏度。

数据路径可容忍高达0.606 UI的总输入抖动​​。通过锁相环（PLL）电路执行信号重新定时。重新定时的输出信号被馈送到VML输出缓冲器，它在外部2x50上提供典型1600mVp-p差分的输出幅度负载。

TLK1002A只需要一个1.8 V的电源电压。坚固的设计避免了特殊片外电源滤波的必要性。

先进的低功耗CMOS设计可实现低功耗。