数据：
支持 HDCP 的 DS90UH926Q-Q1 720p 24 位彩色 FPD-Link III
解串器 数据表 (Rev. M) 
DS90UH926Q-Q1解串器与DS90UH925Q-Q1串行器配套使用，可针对汽车娱乐系统内的内容受保护数字视频的安全分发提供一套解决方案。该芯片组可并行RGB视频接口转换为单对高速串行化接口。数字视频数据采用业界标准的HDCP复制保护方案加以保护.FPD-Link III串行总线方案支持通过单条差分链路实现高速正向数据传输和低速反向通道通信的全双工控制。通过单个差分对整合视频数据和控制可减小互连线尺寸和重量，同时还消除了偏差问题并简化了系统设计。
DS90UH926Q-Q1解串器具有一个31位并行LVCMOS输出接口，可针对RGB，视频控制和音频数据进行调整。器件会从高速串行数据流中提取出时钟.LOCK输出引脚会在传入数据流被锁定时提供链路状态，而无需使用训练序列或特殊的同步（同步）模式，也不需要基准时钟。
自适应用衡器优化了最大电缆长度。输出扩频时钟发生器（SSCG）和增强型渐进接通（EPTO）功能大大降低了电磁干扰（EMI）特性的反馈。
串化器和解串器上都执行HDCP密钥引用.HDCP密钥被存储在片载存储器中。
所有商标均为其各自所有者的财产。
| Function |
| Color Depth (bpp) |
| Pixel Clock Min (MHz) |
| Pixel Clock (Max) (MHz) |
| Input Compatibility |
| Output Compatibility |
| Features |
| Signal Conditioning |
| EMI Reduction |
| Diagnostics |
| Total Throughput (Mbps) |
| Rating |
| Operating Temperature Range (C) |
| Package Group |
| Package Size: mm2:W x L (PKG) |
| Pin/Package |
| DS90UH926Q-Q1 |
|---|
| Deserializer |
| 24 |
| 5 |
| 85 |
| FPD-Link III LVDS |
| LVCMOS |
| HDCP I2C Config I2S Audio |
| Adaptive Equalizer |
| SSCG Staggered Outputs |
| BIST |
| 2550 |
| Automotive |
| -40 to 105 |
| WQFN |
| 60WQFN: 81 mm2: 9 x 9(WQFN) |
| 60WQFN |
收藏
评论(0)