DS90CF363B +3.3V 可编程 LVDS 发送器 18 位平板显示 (FPD) 链接 - 65MHz

KANA 发表于 2018-10-16 11:10:12

数据: DS90CF363B 3.3V Prog LVDS Transm 18-Bit FPDLink -65 MHz 数据表

描述

DS90CF363B发送器将21位CMOS /TTL数据转换为三个LVDS(低压差分信号)数据流。锁相发送时钟通过第四LVDS链路与数据流并行发送。发送时钟的每个周期对输入数据的21位进行采样和发送。在65MHz的发送时钟频率下,以每个LVDS数据信道455Mbps的速率发送18位RGB数据和3位LCD定时和控制数据(FPLINE,FPFRAME,DRDY)。使用65 MHz时钟,数据吞吐量为170 Mbytes /sec。 DS90CF363B固定为下降沿选通发送器,可与下降沿选通接收器(DS90CF366)互操作,无需任何转换逻辑。

该芯片组是解决与宽相关的EMI和电缆尺寸问题的理想方法,高速TTL接口。

特性

  • 时钟/数据和/PD引脚之间无需特殊的启动序列。输入信号(时钟和数据)可以在设备通电之前或之后应用。
  • 支持扩频频率高达100KHz的频率调制&偏差为±2.5%中心扩展或-5%向下扩展。
  • “输入时钟检测”功能将在输入时钟丢失和/PD引脚为逻辑高电平时将所有LVDS对拉至逻辑低电平。 /li>
  • 18至68 MHz移位时钟支持
  • 同类最佳套装&在TxINPUT上保持时间
  • Tx功耗< 130 mW(典型值)@ 65MHz灰度
  • 比BiCMOS替代品低40%的功耗
  • Tx掉电模式< 37μW(典型值)
  • 支持VGA,SVGA,XGA和双像素SXGA。
  • 窄总线减少电缆尺寸和成本
  • 高达1.3 Gbps吞吐量
  • 高达170兆字节/秒带宽
  • 345 mV(典型值)用于低EMI的摆动LVDS器件
  • PLL无需外部元件
  • 兼容采用TIA /EIA-644 LVDS标准
  • 薄型48引脚TSSOP封装
  • 改进替代:
    • SN75LVDS84,DS90CF363A

所有商标均为其各自所有者的财产。

参数 与其它产品相比 显示 SerDes

 
Function
Color Depth (bpp)
Pixel Clock Min (MHz)
Pixel Clock (Max) (MHz)
Input Compatibility
Output Compatibility
Total Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
DS90CF363B
Transmitter    
18    
18    
68    
LVCMOS
LVTTL    
FPD-Link LVDS    
1300    
Catalog    
-10 to 70    
TSSOP    
48TSSOP: 101 mm2: 8.1 x 12.5(TSSOP)    
48TSSOP    

方框图 (2)

技术文档

数据手册(1)

收藏

相关话题
文章来源栏目
+加入圈子

评论(0)

加载更多评论

参与评论

分享到

QQ空间 QQ好友 微博
取消