SN65LV1224B 1:10 LVDS 串行器/解串器接收器 100 - 660 Mbps

KANA 发表于 2018-10-16 11:10:12

数据: 10-MHz to 66-MHz, 10:1-LVDS Serializer/Deserializer 数据表

描述

SN65LV1023A串行器和SN65LV1224B解串器包含一个10位serdes芯片组,设计用于通过LVDS差分背板以10 MHz的等效并行字速率发送和接收串行数据到66 MHz。包括开销在内,这转换为120-Mbps和792-Mbps有效载荷编码吞吐量之间的串行数据速率。

上电后,芯片组链路可以通过内部生成的SYNC模式或者同步模式进行初始化。可以允许反序列化器与随机数据同步。通过使用同步模式,解串器在指定的较短时间参数内建立锁定。

当不需要数据传输时,器件可以进入断电状态。或者,可以使用一种模式将输出引脚置于高阻态而不会失去PLL锁定。

SN65LV1023A和SN65LV1224B的特点是在-40°C至85°C的环境空气温度下工作。

特性

  • 10-MHz到66 MHz系统时钟的100-Mbps至660-Mbps串行LVDS数据有效载荷带宽
  • DS92LV1023 /DS92LV1224引脚兼容的超集
  • 芯片组(串行器/解串器)功耗<450 mW(典型值)66 MHz
  • 同步模式更快锁定
  • 锁定指示灯
  • PLL无需外部元件
  • 28引脚SSOP和节省空间的5×5 mm QFN封装
  • 工业温度合格,
    T A = -40°C至85°C
  • 时钟可编程边沿触发
  • 流通引脚排列,便于PCB布局
  • 应用程序
    • 无线基站
    • 背板互连
    • DSLAM

参数 与其它产品相比 SerDes/信道链路

 
Protocols
Function
Parallel Bus Width (bits)
Compression Ratio
ESD (kV)
Input Compatibility
Output Compatibility
Supply Voltage(s) (V)
Data Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
SN65LV1224B SN65LV1023A
Channel-Link I     Channel-Link I    
Serializer     Deserializer    
10     10    
10 to 1     10 to 1    
6     6    
LVCMOS
LVTTL    
LVDS    
LVDS     LVCMOS
LVTTL    
3.3     3.3    
660     660    
Catalog     Catalog    
-40 to 85     -40 to 85    
SSOP
VQFN    
SSOP
VQFN    
28SSOP: 54 mm2: 5.3 x 10.2(SSOP)
32VQFN: 25 mm2: 5 x 5(VQFN)    
28SSOP: 54 mm2: 5.3 x 10.2(SSOP)
32VQFN: 25 mm2: 5 x 5(VQFN)    
28SSOP
32VQFN    
28SSOP
32VQFN    

技术文档

数据手册(1)

收藏

相关话题
文章来源栏目
+加入圈子

评论(0)

加载更多评论

参与评论

分享到

QQ空间 QQ好友 微博
取消