XIO1100 x1 PCI Express PHY

XIO1100是PCI Express。符合PCI Express基本规范修订版1.1的PHY，通过使用PCI Express的PHY接口中描述的接口的修改版本将PCI Express媒体访问层（MAC）连接到PCI Express串行链路。英特尔公司的架构（也称为PIPE接口）。 PIPE接口的这一修改版本在本数据手册中称为TI-PIPE接口。

TI-PIPE接口是引脚可配置的接口，可配置为16位或一个8位接口。

• 16位TI-PIPE接口是一个125 MHz 16位并行接口，带有一个16位输出总线（RXDATA），由RXCLK输出提供时钟时钟和16位输入总线（TXDATA），由TXCLK输入时钟提供时钟。两条总线均使用单数据速率（SDR）时钟进行时钟控制，其中数据转换位于相关时钟的上升沿。
• 8位TI-PIPE接口是250 MHz 8位并行接口采用由RXCLK输出时钟提供时钟的8位输出总线（RXDATA）和由TXCLK输入时钟提供时钟的8位输入总线（TXDATA）。两条总线都使用双倍数据速率（DDR）时钟进行计时，其中数据转换在时钟的上升沿和下降沿。

XIO1100 PHY接口为2.5 Gbps PCI Express串行链路，带有发送差分对（TXP和TXN）和接收差分对（RXP和RXN）。 XIO1100 PHY接收差分对（RXP和RXN）的输入数据被转发到RXDATA输出总线上的MAC。从TXDATA输入总线上的MAC接收的数据被转发到XIO1100 PHY传输差分对（TXP和TXN）。

XIO1100还负责处理8B /10B编码/解码和加扰/解扰传出数据。此外，XIO1100可以根据使用8B /10B机制保证的转换，在接收器端恢复/插入时钟，并将其提供给数据链路层逻辑的接收端。

In除了TI-PIPE接口之外，XIO1100还具有一些TI专有的边带信号，一些客户可能希望利用这些信号来利用额外的XIO1100低功耗状态功能（例如，在L1电源状态期间禁用PLL） 。