深入解析 LTC7124：高效双路同步降压调节器的卓越性能与应用

在电子设计领域，电源管理一直是至关重要的环节。一款性能出色的降压调节器能够为系统提供稳定、高效的电源供应，确保设备的正常运行。今天，我们就来深入探讨 Linear Technology 的 LTC7124 双路同步降压调节器，看看它究竟有哪些独特之处。

文件下载：LTC7124.pdf

一、LTC7124 概述

LTC7124 是一款双路同步降压调节器，每路输出电流可达 3.5A，能够在高达 17V 的输入电源下高效工作。其可编程开关频率范围为 500kHz 至 4MHz，并具备 ±25% 的外部时钟同步能力，可在宽输出电压范围内实现超低静态电流，非常适合对效率要求较高的应用场景。

（一）主要特性

1. 宽输入输出电压范围：输入电压范围为 3.1V 至 17V，输出电压范围为 0.6V 至 99% 的输入电压，能够满足多种不同的电源需求。
2. 高效性能：集成 80mΩ/40mΩ N 沟道 MOSFET，效率高达 95%，有效降低功耗。
3. 超低静态电流：在双路通道启用时，无负载静态电流 (I_0 < 8μA)；仅启用一路通道时，静态电流 (I_Q < 5.5μA)，有助于延长电池供电设备的续航时间。
4. 可编程频率与同步功能：可编程频率范围为 500kHz 至 4MHz，可通过外部时钟同步，并且支持 2 相单输出配置，最大输出电流可达 7A。
5. 高精度输出电压：输出电压精度为 ±1.0%，确保电源输出的稳定性。
6. 出色的瞬态响应：采用电流模式操作，具有良好的线路和负载瞬态响应能力。
7. 灵活的补偿方式：支持内部或可编程外部环路补偿，可根据具体应用需求进行优化。
8. 紧凑封装：采用 3mm × 5mm QFN - 24 封装，节省电路板空间。

（二）应用领域

LTC7124 的这些特性使其在多个领域都有广泛的应用，包括电池供电系统、负载点电源、便携式仪器和手持式扫描仪等。

二、工作原理

（一）主控制环路

在正常工作时，时钟周期开始时，顶部功率开关（N 沟道 MOSFET）导通。当电感电流上升到由 (I{TH}) 电压确定的峰值时，顶部功率开关关闭，底部开关（N 沟道 MOSFET）在时钟周期的剩余时间内导通。(I{TH}) 电压是误差放大器的输出，误差放大器将反馈电压 (FB) 与内部 0.6V 参考电压进行比较。当负载增加时，(FB) 电压低于参考值，导致 (I_{TH}) 电压升高，直到平均电感电流与新的负载电流匹配。

（二）低电流操作

在轻负载电流水平下，LTC7124 可自动从连续操作模式转换为两种不连续传导模式（DCM）之一。在 Burst Mode 和脉冲跳过模式下，只要 (I{TH}) 电压低于零电流水平，开关将停止切换，进入超低静态电流睡眠状态。在睡眠状态下，若仅启用一路通道，器件从 (V{IN1}) 吸取的静态电流仅为 5.5μA；若两路通道都启用，则为 8μA。当负载增加使输出脱离睡眠状态时，器件将恢复开关操作。

（三）强制连续模式操作

若不希望工作在 DCM 模式，可将 MODE/SYNC 引脚连接在 1V 至 (INTV_{CC}-1.2V) 之间，使 LTC7124 进入强制连续模式。在该模式下，无论输出负载电流值如何，器件都会在每个时钟周期进行开关操作。

（四）“Power Good”状态输出

PGOOD 引脚输出指示输出电压是否在调节点的 ±7.5% 范围内。当输出电压进入该范围时，PGOOD 输出变为高阻抗；当输出电压超出调节范围时，PGOOD 开漏输出在 32 个时钟周期延迟后被拉低。

（五）高占空比/降压操作

当通道的工作占空比接近 100% 时，器件进入降压操作模式。在这种高占空比条件下，如果底部功率开关已关闭 32 个时钟周期，调节器将自动关闭顶部功率开关，并在接下来的时钟周期的最后 25% 时间内开启底部功率开关，为 BOOST - SW 电容充电，以避免因 BOOST - SW 电容电荷耗尽导致顶部功率开关的 (R_{DS(ON)}) 增加，从而减少功率损耗。

（六）最小导通时间考虑

最小导通时间是 LTC7124 能够开启顶部功率 MOSFET、触发峰值电流比较器并关闭顶部功率 MOSFET 的最短时间，典型值为 50ns。最小占空比可通过公式 (DC{MIN}=f cdot t{ON(MIN)}) 计算，其中 (t{ON(MIN)}) 为最小导通时间。降低工作频率可放宽最小占空比限制。对于给定的 (V{IN})，开关能够维持调节的最低输出电压为 (V{OUT (MIN)}=V{IN} cdot f cdot t_{ON (MIN)})。若违反最小占空比限制，输出电压将无法调节，可能产生过压情况。

（七）输入过压保护

为保护功率 MOSFET 免受瞬态尖峰的影响，会持续监测每个通道的输入电源电压。当输入电压超过 18.4V 时，调节器将暂停开关操作，并重置内部软启动电容。当输入电压降至 18V 以下时，若相应的 RUN 引脚为高电平，调节器将恢复正常开关操作。

（八）低电源操作

为确保调节器正常工作，LTC7124 内置欠压锁定电路。当 (V{IN1}) 降至 3.1V 以下时，两路通道将关闭；当 (V{IN1}) 升至该下限以上，且相应的 RUN 引脚启用时，两路开关将恢复正常操作。不过，根据 (V{IN1}) 的值，功率开关的 (R{DS(ON)}) 可能会因较低的栅极驱动而略有升高。

（九）软启动

LTC7124 具有 1100μs 的内部软启动斜坡。在软启动期间，无论 MODE/SYNC 引脚设置的模式如何，器件都将以脉冲跳过模式工作。软启动完成后，器件将转换到所需的工作模式。

三、应用信息

（一）输出电压编程

对于非固定输出电压的器件，可通过外部电阻分压器根据公式 (V_{OUT}=0.6V cdot(1+frac{R1}{R2})) 设置输出电压。

（二）编程开关频率

将电阻从 RT 引脚连接到 GND，可根据相关图表将开关频率设置在 500kHz 至 4MHz 之间。此外，当向 MODE/SYNC 引脚施加时钟信号时，LTC7124 能够与 RT 编程频率的 ±25% 范围内的外部频率同步，同步时器件工作在强制连续模式。若将 RT 引脚连接到 (INTV_{CC})，将启用 2.25MHz（±12%）的扩频操作，并禁用频率同步功能。

（三）电感选择

电感值和工作频率决定了电感纹波电流，计算公式为 (Delta I{L}=frac{V{OUT}}{f cdot L} cdot(1-frac{V{OUT}}{V{IN}}))。较高的电感值或工作频率可降低电感纹波电流，从而减少电感中的功率损耗、输出电容的 ESR 损耗和输出电压纹波，提高效率。一般可选择纹波电流约为 (I{OUT(MAX)}) 的 40%，并根据公式 (L=frac{V{OUT}}{f cdot Delta I{L(MAX)}} cdot(1-frac{V{OUT}}{V_{IN(MAX)}})) 选择电感值。同时，要考虑电感的类型，铁氧体设计在高开关频率下具有较低的磁芯损耗，但需注意防止磁芯饱和。

（四）检查瞬态响应

可通过观察负载阶跃的瞬态响应来检查环路响应。使用外部补偿时，ITH 引脚可作为直流耦合和交流滤波的闭环响应测试点，用于优化控制环路行为。根据 ITH 引脚上的过冲百分比，可估算二阶系统的相位裕度和/或阻尼系数。在负载电流阶跃时，开关调节器需要几个周期来响应，输出电压 (V{OUT}) 会瞬间变化 (Delta I{LOAD} cdot ESR)（ESR 为 (C{OUT}) 的等效串联电阻），同时 (Delta I{LOAD}) 会对 (C{OUT}) 进行充电或放电，产生反馈误差信号，使 (V{OUT}) 恢复到稳态值。在此恢复过程中，可监测 (V_{OUT}) 是否存在过冲或振铃，以判断稳定性问题。

（五）输入电容（(C_{IN})）选择

输入电容 (C{IN}) 用于过滤顶部功率 MOSFET 漏极的方波电流。为防止出现大的电压瞬变，建议选择具有低 ESR 且能承受最大 RMS 电流的输入电容。最大 RMS 电流计算公式为 (I{RMS}=I{OUT(MAX)} cdot frac{sqrt{V{OUT} cdot(V{IN}-V{OUT})}}{V{IN}})，在 (V{IN}=2V{OUT}) 时达到最大值 (I{RMS}=frac{I_{OUT}}{2})。由于电容制造商的纹波电流额定值通常基于 2000 小时的寿命，因此建议进一步降额使用电容，或选择额定温度更高的电容。在设计中，也可将多个电容并联以满足尺寸或高度要求。对于低输入电压应用，需要足够的输入电容来减少输出负载变化时的瞬态影响。

（六）输出电容（(C_{OUT})）选择

(C{OUT}) 的选择取决于所需的等效串联电阻（ESR）和电容量。ESR 用于最小化电压纹波和负载阶跃瞬变，电容量用于确保控制环路的稳定性。输出纹波 (Delta V{OUT}) 可近似表示为 (Delta V{OUT}{L} cdot(ESR+frac{1}{8 cdot f cdot C_{OUT}}))，在最大输入电压时输出纹波最大。可能需要并联多个电容来满足 ESR 和 RMS 电流处理要求。不同类型的电容各有优缺点，如特殊聚合物电容 ESR 低但电容密度低，钽电容电容密度高但需选择经过浪涌测试的类型，铝电解电容 ESR 高但成本低，陶瓷电容 ESR 低且尺寸小。使用低 ESR 陶瓷电容时，要根据电荷存储要求选择电容值，以确保在负载阶跃时能及时提供电流支持。

（七）使用陶瓷输入和输出电容

高值、低成本的陶瓷电容具有高纹波电流、高电压额定值和低 ESR 的特点，适用于开关调节器应用。但由于某些陶瓷电容的自谐振和高 Q 特性，在输入使用时需谨慎。当通过长电线由墙式适配器供电时，输出负载阶跃可能会在 (V_{IN}) 输入处引起振铃，严重时可能导致电压尖峰损坏器件。选择输入和输出陶瓷电容时，建议选择 X5R 和 X7R 介电配方，它们在给定值和尺寸下具有最佳的温度和电压特性。

（八）(INTV_{CC}) 调节器旁路电容

内部低压差（LDO）调节器产生 3.6V 电源，为内部有源电路和内部功率 MOSFET 的栅极驱动供电。(INTV_{CC}) 引脚连接到 LDO 调节器的输出，需要连接至少 2.2μF 的陶瓷去耦电容到地。

（九）升压电容

LTC7124 内部的“自举”电路在输入电压 (V{IN}) 之上生成一个电压轨，为顶部功率开关提供栅极驱动。每次底部功率 MOSFET 导通时，连接在 BOOST 和 SW 引脚之间的升压电容 (C{BOOST}) 充电至 (INTV{CC})。在下一个时钟周期，顶部功率 MOSFET 导通时，BOOST 引脚电压约为 (V{IN}+INTV_{CC})。由于工作期间从 BOOST 轨吸取的电流较小，大多数应用中 0.1μF 的升压电容即可满足需求。

（十）效率考虑

开关调节器的效率百分比等于输出功率除以输入功率再乘以 100%。分析单个损耗有助于确定限制效率的因素以及可改进的方面。主要损耗包括 (I^2R) 损耗、开关和偏置损耗以及其他“隐藏”损耗。

1. (I^2R) 损耗：由内部开关的直流电阻 (R{SW}) 和外部电感的电阻 (R{L}) 产生。在连续模式下，平均输出电流流经电感 L，但在内部顶部和底部功率 MOSFET 之间切换。因此，SW 引脚的串联电阻 (R{SW}=R{DS(ON)TOP} cdot DC+R{DS(ON)BOT} cdot(1 - DC))，其中 (R{DS(ON)TOP}) 和 (R{DS(ON)BOT}) 分别为顶部和底部 MOSFET 的导通电阻，DC 为占空比。(I^2R) 损耗计算公式为 (I^2R losses = I{OUT}^2(R{SW}+R{L}))。
2. 开关损耗：开关电流是由内部 LDO 产生的 (INTV{CC}) 轨供电的 MOSFET 驱动和控制电流之和。功率 MOSFET 驱动电流是由于切换功率 MOSFET 的栅极电容产生的。每次功率 MOSFET 栅极从低到高再到低切换时，会有电荷 (dQ) 从 (V{IN}) 流向地，产生的 (dQ/dt) 是从 (INTV{CC}) 流出的电流，通常远大于直流控制偏置电流。在连续模式下，(I{GATECHG}=f(Q{T}+Q{B}))，其中 (Q{T}) 和 (Q{B}) 分别为内部顶部和底部功率 MOSFET 的栅极电荷，f 为开关频率。开关损耗计算公式为 (Switching Loss = I{GATECHG} cdot V{IN1})，该损耗与 (V_{IN1}) 和 f 成正比，因此在较高的电源电压和频率下更为明显。
3. 其他“隐藏”损耗：包括过渡损耗、铜迹线和内部负载电阻等，这些损耗会导致整个电源系统的效率下降。过渡损耗是顶部功率 MOSFET 在开关节点过渡期间处于饱和区域的短暂时间内产生的，LTC7124 内部功率器件的快速切换使得这些损耗相对较小，一般总额外损耗小于 2%。

（十一）热条件

由于 LTC7124 具有较高的效率，在大多数应用中散热较少。但当器件在高 (V{IN})、高环境温度、高开关频率和/或最大输出负载下运行时，功率损耗会显著增加。若散热过多导致最大结温超过 160°C，器件将关闭，直到温度下降至少 15°C。恢复正常后，若开关启用，将以软启动状态恢复正常操作。为防止过热，需要进行热分析，温度上升计算公式为 (t{RISE}=P{D} cdot theta{JA})，其中 (P{D}) 为功率损耗，(theta{JA}) 为封装的结到环境热阻。在实际应用中，若环境温度较高或开关频率较高，可使用散热片或强制空气流动来降低器件温度。

（十二）电路板布局考虑

在进行印刷电路板布局时，需遵循以下检查清单以确保 LTC7124 的正常运行：

1. (C{IN1}) 和 (C{IN2}) 应尽可能靠近 (V{IN1}) 和 (V{IN2}) 引脚以及 GND 引脚连接，为内部功率 MOSFET 及其驱动器提供交流电流。
2. (C{OUT1,2}) 和 (L1,2) 应紧密连接，(C{OUT1,2}) 的负极板将电流返回 GND。
3. 每个通道的电阻分压器 R1 和 R2 应连接在 (C{OUT}) 的正极板和靠近 GND 的接地线之间。反馈信号 (V{FB1}) 和 (V_{FB2}) 应远离噪声组件和走线，如 SW1 和 SW2 线路，并且走线应尽量短。R1 和 R2 应靠近 IC。
4. 将封装底部的暴露焊盘（引脚 25）焊接到 GND 平面，并通过热过孔将该 GND 平面连接到其他层，以帮助 LTC7124 散热。
5. 敏感组件应远离 SW1 和 SW2 引脚，反馈电阻和 (INTV_{CC}) 旁路电容应远离 SW1 和 SW2