技术资讯 I 电源设计中的热管理与电磁干扰：原理中看不见的物理法则

 

Q

“为什么我设计的电源通过了设计审核，却没有通过电磁兼容实验，或者在部署三个月后开始出现热节流？”

 

除了仿真设计外，还需关注要点：

在设计架构时就应考虑电磁干扰和热管理问题，而不是在布局后再加以补救。

决定电磁干扰水平的是电流环路，而不是原理图，也不是物料清单。

在设计早期就将散热考虑在内，优于在设计后期加装散热器。

仿真能在首次电路板流片前发现 80% 的问题。

 

 Q:

原本正常工作的电路板（直到出现问题）

 

同事交付了一个通过了所有仿真平台测试的电源。波形干净，严格合规，效率参数甚至比产品手册上的还要漂亮。

 

六周后，现场退货接踵而至：设备会随机关机，且完全找不到任何规律。

 

根本原因是一个金属氧化物半导体场效晶体管（MOSFET）的运行温度比预测高 15°C。不是因为计算有误——计算结果如教科书般完美，而是因为客户机柜中的机箱气流与设计验证时使用的开放式测试台条件完全不同。

 

原理图是正确的，仿真也是正确的。真正的问题在于架构——发热器件相对于气流的位置、损耗在电源树中的分布。

 

有一个令人头疼的事实：从原理图中看不出来散热和电磁干扰问题，它们隐藏在架构决策中。而当我们发现时，更改架构意味着要重新设计电路板。

 

为何仿真平台测试结果不可靠

 

在测试平台上，使用数字万用表和适度的负载，几乎所有设备都显示“运行良好”。

 

 

真正的考验出现在以下情况：

外壳密封

环境温度过高

多个电源轨同时切换

电缆将整洁有序的设计变成了天线阵列

突然，结点温度飙升。电磁兼容（EMC）实验室给出了一份标红的报告，项目经理也想知道为何项目进度延迟了三周。

 

“测试台运行良好”与“生产中运行良好”之间的差距，正是本文所要探讨的问题。

 

热像仪对比：测试台与部署环境之间有 30°C 的温差

 

 

热管理：

从架构层面解决，而非依靠散热器

 

一旦听到“我们稍后再解决散热问题”这种说辞，项目的成本必定会变得昂贵。

 

 

电源中的实际热源包括：

传导损耗 - MOSFET、二极管、电感器、铜走线中的 I²R

开关损耗 - 切换期间的电压/电流重叠、栅极驱动能量

磁性元件损耗 - 磁芯损耗加绕组铜损

控制器开销 - 栅极驱动器、脉冲宽度调制（PWM）控制器、辅助电源轨

 

架构决定了这些损耗的集中位置。多相降压转换器将电流分散到多个器件中，同步整流将损耗从二极管转移到 MOSFET（更易于散热），拓扑方案决定了峰值电流和有效值（RMS）电流的分布。

 

陷阱在于：由于不断叠加产品特性（增加频率以缩小磁性元件尺寸，采用更紧凑的布局以缩短走线），最终热密度达到了机械团队根本无法解决的程度。

 

工程师与机械设计师争论散热器高度，而真正的问题却在于选择了一个在 5mm ×6mm 方形扁平无引脚（QFN）封装中集中了 8W 损耗的拓扑。没有任何散热器的几何形状能优雅地解决这个问题。

 

电磁干扰：

电磁场跟随电流，而非原理图

 

电磁干扰不会遵循网表，而是遵循物理定律。

 

辐射发射由三个关键因素驱动：高 di/dt 电流环路，例如开关节点、整流器返回路径和栅极驱动电路中的环路；高 dv/dt 节点，如通过电容耦合到附近器件的开关节点；以及充当天线的电缆，比如容易忽略的 18 英寸导线，会成为完美的宽带辐射源。

 

早在布线之前，架构选择就已为电磁干扰创造了条件。其中包括一些决策：电源级相对于敏感模拟或射频部分的位置，以及是否需要隔离，因为变压器会产生共模噪声路径。此外，开关频率的选择决定了谐波相对于合规限制落在何处，以及接地分区策略，无论是星型接地、平面接地还是分割地平面。

 

即便电源实现了完全补偿且效率极高，仍然有可能出现严重的电磁兼容问题。如果设计在器件放置时未考虑环路面积，也会无法通过 FCC 测试。为此需要重新设计电路板，而不是简单调整滤波器就能解决。

 

原理图中没有发现的环路——EMC 实验室一定会发现。

 

 

热管理实用设计指南

 

这些设计规则并非严格教条，但能真正防止因散热问题导致重新设计：

 

1

尽早为每个模块设定损耗预算

 

在确定拓扑结构前，先分配粗略的损耗预算：

 

主开关：最大损耗 X 瓦

整流：最大损耗 Y 瓦

磁性元件：最大损耗 Z 瓦

 

通过快速计算和早期仿真，可以在继续设计其他部分之前判断这些数值是否可行。

 

2

尽可能分散热量

 

为大电流轨使用多相转换器。

发热器件紧贴覆铜，并通过导热路径连接至机壳。

不要将所有高损耗器件集中放置在没有气流路径的角落（这些器件会严重发热，哪怕很少的气流也能对散热有很大帮助）。

 

3

针对最坏情况而非典型情况进行设计

 

设计时考虑最高环境温度、老化降额、设计满负载运行。同时考虑所有这些因素，才是设计的要点；而不是仅 50% 负载的 25°C 测试台环境。实际上，应对负载进行应力测试（例如，针对 2 安培的设计，测试 2.5 安培或 3 安培负载下的表现）。

 

4

在布局前与机械设计团队沟通

 

机械限制优先于 PCB 布局，甚至也要优先于电气工程设计。因此，要与团队共享功率损耗图，而不仅仅是电气原理图。在你能自由布线的时候就听取热工程师关于器件布局的意见。因为如果等到布局之后，你的选择将仅限于“添加更大的散热器”和“添加风扇”——这两种方法都不足够有效，且可能无法解决核心问题。我们不仅需要考虑 PCB 布局，还要关注电磁干扰（EMI）。

 

 

电磁干扰实用设计指南

 

许多工程师等到 PCB 布局阶段才进行 EMI 分析和仿真。但 EMI 合规应始于系统硬件框图，而非布局审核。良好的 EMC 设计方法包括：

 

1

电路板分区

 

在框图上标记：

 

噪声模块（开关电源级）

敏感模块（模拟前端、射频、精密参考源）

 

规划 PCB 叠层和布局，让各个模块保持分离。这是架构决策，而非布局细节。

 

2

从环路而非网络的角度思考

 

每个高频电流都有一个电磁场的返回路径，该返回路径加上输出路径形成一个环路。环路面积就是天线。在架构层面最大限度缩小环路面积——从设计一开始就要规划好功率级下方的完整返回平面。

 

3

规划隔离策略

 

对于隔离电源，尽早决定：

 

变压器次级侧相对于初级侧返回路径的参考点在哪里（如果有的话）？

Y 电容 （用于电磁干扰滤波和接地桥接）应放置在哪里？

电缆屏蔽层如何连接到机箱？

 

4

频率规划不是可有可无

 

不要随意选择开关频率。应考虑：

 

谐波相对于 FCC/CE 限制的落点

系统中存在的其他开关电源和时钟

对于多轨设计，错开相位或频率以避免电磁干扰频谱中的叠加尖峰

 

 

当组织规模扩大时

 

这是中型公司最容易栽跟头的地方 ——

 

从单一主打产品发展到产品组合后，不同团队在多个产品（SKU）中重用电源模块，然而外壳变了，环境气流变了，甚至电缆长度也变了。

 

原本在一个产品上勉强过关的合规性问题，开始在其他产品中集体爆发。而那位深谙当初布局细节的原委、知道为什么要那样设计的资深工程师，已经调到了另一个项目。核心技术沉淀就这样随人流失了。

 

 

为此，我们需要的是一个可重用的架构手册：

电源级的标准化叠层和布局规则

经过验证的电磁干扰滤波器模式和布局模板（非常适合设计重用和“放置-复制-创建”操作）

参考设计的温度限值图

 

这样，工程经理能够快速批准新设计，初级工程师无需积累二十年的经验教训，就能避免常见的散热和电磁干扰陷阱。

 

现代工具真正的用武之地

 

以前的工作流程是：设计原理图、电路板布局、投板、测试、发现散热或电磁干扰问题，重新设计。重复此过程直至期限已到或预算耗尽。

 

新的工作流程包括事先评估这些条件。

 

在 Allegro X 环境中，你可以更早地解决这些问题：

 

 

在设计早期使用 PSpice 进行损耗估算

MOSFET、二极管、电感器中的 RMS 和峰值电流

预测电磁干扰行为的开关波形

最坏情况下的占空比——而不仅仅是典型情况

 

结合 Sigrity X 使用 Allegro X 进行电源完整性分析：

以可视化方式查看电流返回路径并识别大环路区域

IR drop 分析，找出发热集中之处

评估影响电磁干扰和热分布的分割平面和缝合过孔

 

将最佳实践设置为约束规则：

通过规则而非记忆来隔离噪声环路和敏感走线

重用经过验证的布局方案，而非为每个项目重新设计

 

目标是从“在实验室中修复设计问题”转变为“将合规性融入设计之中”。这正是中型组织在扩展到企业级产品时所必需的理念。

 

快速参考：

不同架构选择对应的散热与电磁干扰影响

 

点击大图查看详细内容

 

 

核心要点

 

热管理和电磁干扰问题不能等到最后才去解决，而是从一开始就要遵守的设计规则条件。

 

在框图阶段就考虑电流环路，有助于减少电磁兼容实验用时。在选择器件之前就做好损耗预算，后续就无需与团队成员争论散热片的高度问题。

 

原理图设计体现了电气意图，而架构（拓扑选择、布局策略、接地原则、热分布）决定了这一意图能否在物理世界中得以实现。

 

设计的目标是让设备在机箱环境中正常工作，而非测试台。针对最坏情况而非典型情况进行设计。在设计下一版 PCB 之前，务必先进行仿真验证。

 

这才是业界设计电源的方式：不是靠事后的调试救场，而是靠能预见问题的架构设计。