电子说
在电子设计领域,单稳态脉冲发生器是一种常用的电路元件,可用于产生精确的脉冲信号,在众多应用场景中发挥着重要作用。今天,我们将深入探讨凌力尔特(现ADI)的LTC6993系列单稳态脉冲发生器,详细介绍其特性、工作原理、设计方法以及典型应用。
LTC6993是TimerBlox®家族中的一员,是一款可编程单稳态多谐振荡器(也称为“单触发”脉冲发生器),脉冲宽度范围为1µs至33.6秒。该系列提供四种不同版本(LTC6993 - 1、LTC6993 - 2、LTC6993 - 3、LTC6993 - 4),可根据不同的触发信号极性和重触发能力进行选择。
LTC6993系列适用于多种应用场景,包括看门狗定时器、频率鉴别器、脉冲缺失检测、包络检测、高振动和高加速度环境以及便携式和电池供电设备等。
LTC6993的核心是一个最小周期为1µs的主振荡器,该振荡器由SET引脚电流(ISET)和电压(VSET)控制,转换因子为1µs/50kΩ,典型条件下精度为±1.7%。主振荡器的周期计算公式为: [t{MASTER }=frac{1 mu s}{50 k Omega} cdot frac{V{SET }}{I{SET }}] 反馈环路将VSET维持在1V ± 30mV,因此ISET成为控制脉冲宽度的主要手段。最简单的方法是在SET和GND引脚之间连接一个电阻RSET,使得(I{SET}=V{SET} / R{SET}),此时主振荡器方程简化为: [t{MASTER }=1 mu s cdot frac{R{SET }}{50 k Omega}]
LTC6993还包含一个可编程分频器,可将频率进一步除以1、8、64、512、4096、(2^{15})、(2^{18})或(2^{21}),从而扩展脉冲宽度。输出脉冲宽度计算公式为: [t{OUT }=frac{N{DIV } cdot R_{SET }}{50 k Omega} cdot 1 mu s] 其中,NDIV为分频器比值,由连接到DIV引脚的电阻分压器设置。
| 触发信号(TRIG引脚的上升沿或下降沿)将输出锁存到有效状态,启动输出脉冲。同时,主振荡器开始计时,当达到所需的脉冲宽度时,主振荡器复位输出锁存。不同版本的LTC6993对触发信号的极性和重触发能力有所不同,具体如下: | 器件型号 | 输入极性 | 重触发能力 |
|---|---|---|---|
| LTC6993 - 1 | 上升沿 | 否 | |
| LTC6993 - 2 | 上升沿 | 是 | |
| LTC6993 - 3 | 下降沿 | 否 | |
| LTC6993 - 4 | 下降沿 | 是 |
设计一个满足以下要求的单触发电路:
使用可重触发的单触发电路,输出反相。只要在(t_{OUT }=64 mu s)内发生重触发,输出就保持低电平。
用于产生1.5ms的参考脉冲,帧速率为20ms。
可实现脉冲的延迟输出,例如将10µs的输入脉冲延迟100µs输出。
用于控制重触发的锁定时间间隔,确保系统的稳定性。
在没有脉冲输入时,1.5ms后自动复位,产生阶梯信号。
可根据输入脉冲宽度产生成比例的斜坡电压,实现脉冲展宽。
控制电磁阀的导通时间,例如实现5秒的导通时间。
在输入脉冲丢失后,定时(5s)关闭继电器,确保系统安全。
ISET应在1.25µA至20µA范围内,以确保主振荡器在62.5kHz至1MHz的最精确范围内工作。当(I_{SET}<1.25 mu A)时,振荡器精度会降低,约500nA时振荡器停止;不建议主振荡器工作超过2MHz,否则DIV引脚ADC的精度会受到影响。
ISET发生2倍或0.5倍阶跃变化后,输出脉冲宽度大约需要六个主时钟周期((6 cdot t_{MASTER }))才能稳定到最终值的±1%以内。
SET引脚对数字信号(如TRIG输入)的耦合敏感,PCB布局应避免将SET与TRIG(或其他快速边沿、宽摆幅信号)相邻布线,以减少耦合误差。
为了确保LTC6993的性能,应进行适当的电源旁路和合理的PCB布局。例如,将旁路电容C1直接连接到(V^{+})和GND引脚,使用低电感路径;将所有无源元件放置在电路板的顶层;将RSET尽可能靠近SET引脚并进行直接、短连接等。
LTC6993系列单稳态脉冲发生器以其宽脉冲宽度范围、高精度、多种触发和重触发选项等特性,为电子工程师提供了一个灵活、可靠的脉冲信号产生解决方案。在实际设计中,我们需要根据具体应用需求选择合适的版本和参数,并注意相关的注意事项,以确保电路的性能和稳定性。大家在使用LTC6993的过程中,有没有遇到过一些特别的问题或者有独特的应用经验呢?欢迎在评论区分享交流。
全部0条评论
快来发表一下你的评论吧 !