深入剖析MC100EP196：3.3V ECL可编程延迟芯片

在电子设计领域，时钟去偏斜和时序调整是至关重要的环节，而MC100EP196可编程延迟芯片（PDC）正是解决这些问题的得力工具。今天，我们就来深入了解一下这款芯片的特性、功能及应用。

文件下载：MC100EP196FAG.pdf

芯片概述

MC100EP196主要用于时钟去偏斜和时序调整，能够对差分NECL/PECL输入转换提供可变延迟。它与EP195架构相似，但增加了通过FTUNE引脚进一步微调延迟的功能。FTUNE输入可接受从 (V{CC}) 到 (V{EE}) 的模拟电压，从而将输出延迟从0到60 ps进行微调。

延迟结构与控制

延迟矩阵

延迟部分由可编程的门和多路复用器矩阵组成，如逻辑图所示。EP196的延迟增量具有约10 ps的数字可选分辨率，净范围可达10.2 ns。所需延迟由10个数据选择输入D[9:0]的值选择，并由LEN（引脚10）控制。

控制模式

• LOAD模式：当LEN为低电平时，允许通过D[9:0]进行实时延迟值的透明加载。
• LOCK和HOLD模式：当LEN从低电平变为高电平时，将锁定并保持当前值，不受D[10:0]后续变化的影响。

引脚功能与特性

输入引脚

• D[0:9]：单端并行数据输入，内部连接75 kΩ到 (V_{EE})。
• D[10]：单端级联/级联控制输入，内部连接75 kΩ到 (V_{EE})。
• IN：非反相和反相差分输入，内部连接75 kΩ到 (V_{EE})。

输出引脚

• Q和Q：非反相和反相差分输出，通常端接50 Ω到 (V{TT}=V{CC}-2V)。
• CASCADE和CASCADE：级联输出，用于级联多个PDC以增加可编程范围。

控制引脚

• EN：输出使能引脚，低电平时输入信号传播到输出，高电平时输出保持逻辑低状态。
• LEN：控制D引脚的加载/保持模式。
• SETMIN和SETMAX：分别设置最小和最大输出延迟。

其他引脚

• FTUNE：模拟输入，用于微调输出延迟。
• VBB：内部生成的电压源，可作为开关参考电压或重新偏置交流耦合输入。

工作模式与电压范围

PECL模式

• 工作范围：(V{CC}=3.0V) 到3.6V，(V{EE}=0V)。
• 输入信号类型：LVCMOS、LVTTL、LVPECL。

NECL模式

• 工作范围：(V{CC}=0V)，(V{EE}=-3.0V) 到 -3.6V。
• 输入信号类型：LVNECL。

性能参数

直流特性

包括电源电流、输出高低电压、输入高低电压、参考电压等参数，在不同温度下有相应的取值范围。

交流特性

• 最大频率：典型值 >1.2 GHz。
• 传播延迟：不同输入条件下有不同的延迟值。
• 可编程范围：0 ns到10 ns。
• 步长延迟：每个延迟控制引脚的断言会增加一定的延迟。

应用技巧

使用FTUNE引脚

FTUNE引脚可提供额外的60 ps延迟，通过外部DAC驱动可实现更精细的模拟输出步长，从而提高设备的分辨率。

级联多个EP196

为了增加可编程范围，可使用内部级联电路将多个EP196级联。级联时，D10输入作为级联控制引脚，通过控制SETMIN和SETMAX引脚可实现不同的延迟设置。

多通道去偏斜

在多通道延迟匹配应用中，可将每个信号通道通过EP196进行处理，以消除时序偏斜。一个信号通道可作为参考，其他EP196用于调整延迟。

总结

MC100EP196是一款功能强大的可编程延迟芯片，具有高分辨率、宽可编程范围和灵活的控制方式。在高速系统中，它能够有效解决时钟去偏斜和时序调整问题。工程师们在设计时，可根据具体需求合理使用FTUNE引脚和级联功能，以实现最佳的性能。你在实际应用中是否遇到过类似的时钟去偏斜问题？你是如何解决的呢？欢迎在评论区分享你的经验。