AD9518-0：高性能6输出时钟发生器的深度剖析

在电子设计领域，时钟发生器的性能对于系统的稳定性和数据处理能力起着至关重要的作用。今天，我们将深入探讨Analog Devices的AD9518-0 6输出时钟发生器，它以其低抖动、低相位噪声等特性，成为众多应用场景的理想选择。

文件下载：AD9518-0.pdf

一、AD9518-0概述

AD9518-0是一款具有亚皮秒抖动性能的多输出时钟分配器件，集成了片上PLL和VCO。其片上VCO的调谐范围为2.55 GHz至2.95 GHz，同时也支持使用最高2.4 GHz的外部VCO/VCXO。该器件强调低抖动和相位噪声，能够最大程度地提升数据转换器的性能，适用于对相位噪声和抖动要求苛刻的各种应用。

1.1 主要特性

• 低相位噪声PLL：有效降低信号干扰，保证时钟信号的稳定性。
• 灵活的参考输入：提供1个差分或2个单端参考输入，支持LVPECL、LVDS或CMOS参考信号，频率可达250 MHz，还具备参考监测和自动/手动参考切换/保持模式。
• 丰富的输出配置：拥有3对1.6 GHz的LVPECL输出，每对输出共享一个1至32的分频器，并可进行粗相位延迟设置。
• 低抖动性能：附加输出抖动仅为225 fs rms，通道间的偏斜小于10 ps。
• 自动同步功能：在上电时可自动同步所有输出，也支持手动输出同步。
• 封装形式：采用48引脚LFCSP封装，便于电路板布局。

1.2 应用领域

• 低抖动时钟分配：为系统提供稳定、低抖动的时钟信号。
• 高速网络线卡：如10/40/100 Gb/sec网络线卡，包括SONET、同步以太网、OTU2/3/4等。
• 误差校正：用于前向误差校正（G.710）。
• 高速数据转换：为高速ADC、DAC、DDS、DDC、DUC、MxFEs等提供时钟。
• 无线通信：在高性能无线收发器中发挥重要作用。
• 测试与测量：适用于ATE和高性能仪器仪表。

二、工作原理与配置

2.1 锁相环（PLL）

AD9518-0的PLL可与片上VCO或外部VCO/VCXO配合使用，需要一个外部环路滤波器来设置环路带宽和稳定性。PLL的配置非常灵活，可通过可编程寄存器设置R分频器、N分频器、PFD极性、反冲脉冲宽度、电荷泵电流等参数，以适应不同的参考频率、PFD比较频率和VCO频率。

2.2 参考输入

该器件提供灵活的PLL参考输入电路，支持差分输入或两个单端输入。输入频率范围为0至250 MHz，输入信号可通过电容进行交流耦合。差分输入的自偏置电平略有偏移，可防止输入缓冲器在参考信号缓慢或缺失时产生抖动。单端输入可由直流耦合的CMOS电平信号或交流耦合的正弦波/方波驱动，且可独立关闭以提高隔离度和降低功耗。

2.3 时钟分配

AD9518-0具有三个时钟通道，每个通道有两个LVPECL输出，共六个输出。每个通道都有一个可编程分频器，可将输入时钟频率进行2至32的整数分频，也可旁路分频器实现1分频。此外，通道分频器还支持选择不同的占空比、进行占空比校正和设置粗相位偏移。

2.4 工作模式配置

• 高频时钟分配（CLK或外部VCO > 1600 MHz）：默认配置下，PLL关闭，CLK/CLK输入通过VCO分频器连接到分配部分，允许最高2.4 GHz的外部输入。
• 使用外部VCO：使能PLL后，可使用频率低于2400 MHz的外部VCO或VCXO，此时内部VCO关闭。
• 内部VCO和时钟分配：使用内部VCO时，必须使用VCO分频器，以确保通道分频器的输入频率不超过1600 MHz。同时，需要对VCO进行校准，以确保最佳性能。
• 时钟分配（外部VCO < 1600 MHz）：当外部时钟源或外部VCO/VCXO频率低于1600 MHz时，可绕过VCO分频器。

三、寄存器配置与控制

AD9518-0通过串行控制端口进行寄存器配置，支持单字节或多字节传输，以及MSB先传或LSB先传的格式。寄存器配置涵盖了PLL设置、时钟分配、输出控制等多个方面，具体如下：

3.1 串行控制端口

• 引脚功能：包括SCLK（串行时钟）、SDIO（串行数据输入/输出）、SDO（串行数据输出）和CS（芯片选择）。
• 操作模式：支持读写操作，通过16位指令字指定数据传输类型、数据长度和起始寄存器地址。
• 数据传输：写入数据时，需将数据先写入串行控制端口缓冲区，然后通过设置Register 0x232[0] = 1b将缓冲区内容传输到实际控制寄存器。读取数据时，可选择读取缓冲区或活动寄存器的数据。

3.2 控制寄存器

控制寄存器涵盖了PLL、LVPECL输出、VCO分频器、时钟输入等多个方面的设置。例如，通过设置PLL相关寄存器可选择参考输入、设置R和N分频器、调整PFD极性和电荷泵电流等；通过设置LVPECL输出相关寄存器可控制输出极性、差分电压和电源状态等。

四、性能指标与测试

4.1 电源要求

该器件的电源要求包括VS（3.3 V ± 5%）、VS_LVPECL（2.5 V至3.3 V ± 5%）和VCP（3.3 V至5.0 V ± 5%），同时需要连接适当的电阻和电容来设置内部偏置电流和电荷泵电流范围。

4.2 时钟输入与输出

• 时钟输入：CLK/CLK差分输入频率范围为0至2.4 GHz，输入灵敏度为150 mV p-p，支持交流耦合。
• 时钟输出：LVPECL输出频率最高可达2950 MHz，输出差分电压为550至980 mV，输出上升/下降时间为70至180 ps，传播延迟和输出偏斜也有相应的指标。

4.3 相位噪声与抖动

• 相位噪声：内部VCO在不同频率下的相位噪声表现良好，如在2.95 GHz时，1 kHz偏移处的相位噪声为 -47 dBc/Hz。
• 抖动：输出绝对时间抖动在不同应用场景下有不同的表现，如在时钟生成模式下，VCO = 2.95 GHz、LVPECL = 491.52 MHz、PLL LBW = 75 kHz时，积分带宽为200 kHz至10 MHz的抖动为148 fs rms。

五、应用注意事项

5.1 热性能

该器件采用48引脚LFCSP封装，其热阻在不同气流条件下有所不同。可根据实际应用场景，通过相关公式计算结温，以确保器件在合适的温度范围内工作。

5.2 ESD防护

AD9518-0是静电放电（ESD）敏感器件，尽管具有专利或专有保护电路，但仍需采取适当的ESD防护措施，以避免性能下降或功能丧失。

5.3 时钟分配与终端匹配

LVPECL输出需要直流终端来偏置输出晶体管，推荐使用LVPECL远端Thevenin终端或Y终端。在实际应用中，需根据接收缓冲器的VS和VS_LVPECL电压进行匹配，必要时可采用交流耦合。

六、总结

AD9518-0作为一款高性能的6输出时钟发生器，凭借其低抖动、低相位噪声、灵活的配置和丰富的功能，在高速网络、数据转换、无线通信等领域具有广泛的应用前景。电子工程师在设计过程中，可根据具体应用需求，合理配置寄存器，优化电路布局，以充分发挥该器件的性能优势。同时，在使用过程中要注意热性能、ESD防护和时钟分配等方面的问题，确保系统的稳定性和可靠性。

你是否在实际项目中使用过类似的时钟发生器？在使用过程中遇到过哪些问题？欢迎在评论区分享你的经验和见解。