电子说
在现代电子系统中,时钟信号的稳定性和低抖动特性对于系统的性能至关重要。AD9517-4作为一款高性能的多输出时钟发生器,为各种应用场景提供了出色的时钟解决方案。今天,我们就来深入了解一下这款芯片。
文件下载:AD9517-4.pdf
AD9517-4具备低相位噪声的锁相环(PLL),这对于需要高精度时钟信号的应用来说是非常关键的。其片上VCO的调谐范围为1.45 GHz至1.80 GHz,同时还支持外部VCO/VCXO,最高可达2.4 GHz,为设计提供了更大的灵活性。
它拥有1个差分或2个单端参考输入,并且具备参考监测能力,支持自动恢复和手动参考切换/保持模式。输入方面,可接受LVPECL、LVDS或CMOS参考信号,最高频率可达250 MHz。输出方面,有2对1.6 GHz的LVPECL输出和2对800 MHz的LVDS时钟输出,每对输出共享一个1至32的分频器,并且具有粗相位延迟功能。此外,每个LVDS输出还可以重新配置为两个250 MHz的CMOS输出。
AD9517-4的输出抖动非常低,LVPECL输出的附加抖动为225 fs rms,LVDS输出的附加抖动为275 fs rms,能够满足对时钟抖动要求苛刻的应用。
在10/40/100 Gb/sec网络线卡中,如SONET、同步以太网、OTU2/3/4等,AD9517-4可以提供低抖动、低相位噪声的时钟信号,确保数据传输的准确性和稳定性。
对于高速ADC、DAC、DDS、DDC、DUC、MxFEs等数据转换器,AD9517-4的低抖动时钟能够提高转换器的性能,减少信号失真。
在高性能无线收发器中,AD9517-4可以为射频前端提供稳定的时钟信号,提高通信质量。
ATE和高性能仪器也需要高精度的时钟信号,AD9517-4正好满足这一需求。
AD9517-4的PLL由相位频率检测器(PFD)、电荷泵(CP)、VCO和分频器等组成。PFD比较参考信号和VCO输出信号的相位和频率差,输出一个误差信号。CP根据这个误差信号对电容充电或放电,从而调整VCO的频率。通过合理配置PLL的参数,可以实现不同的时钟频率输出。
AD9517-4的功能通过一系列寄存器进行配置和控制。这些寄存器包括PLL设置、通道分频器设置、输出极性设置等。例如,通过设置寄存器0x010[1:0]可以控制PLL的工作模式(正常工作、异步断电、同步断电);通过设置寄存器0x1E0[2:0]可以设置VCO分频器的分频比。
LVPECL输出的最大频率为1.6 GHz,LVDS输出的最大频率为800 MHz,CMOS输出的最大频率为250 MHz。LVPECL输出的差分电压可在400 mV至960 mV之间选择,LVDS输出的电流可在1.75 mA至7 mA之间选择。
输出抖动方面,LVPECL和LVDS输出的附加抖动较低,能够满足大多数应用的需求。输出偏移方面,LVDS输出的偏移电压为1.125 V至1.375 V,并且可以通过设置进行调整。
AD9517-4可以使用单一的3.3 V电源供电,外部VCO的电荷泵电源(VCP)可以设置为5 V。LVPECL电源可以在2.5 V至3.3 V之间选择。
芯片的功耗根据不同的工作模式和输出配置有所不同。在全工作模式下,功耗约为1.0 W至2.1 W;在PD电源断电模式下,功耗可降低至75 mW至185 mW。
在PCB设计中,要注意时钟信号的布局和布线,尽量减少信号干扰和串扰。对于LVPECL和LVDS输出,要采用合适的终端匹配电阻,以保证信号的完整性。
为了保证芯片的稳定性,需要对电源进行滤波处理。在BYPASS引脚连接一个220 nF的电容,以旁路内部LDO稳压器。
在使用内部VCO时,必须进行VCO校准,以确保VCO的工作电压居中。校准过程需要在参考时钟信号存在的情况下进行,并且在PLL设置改变时需要重新校准。
AD9517-4的输出可以通过SYNC引脚或软件进行同步操作。在同步过程中,要注意输出信号的静态状态和相位偏移的设置。
AD9517-4是一款功能强大、性能出色的多输出时钟发生器,具有低相位噪声、低抖动、丰富的输入输出接口等优点。在设计过程中,我们需要根据具体的应用需求合理配置芯片的参数,注意布局布线、电源滤波、VCO校准和同步操作等方面的问题,以充分发挥芯片的性能。希望通过本文的介绍,能帮助大家更好地了解和使用AD9517-4芯片。
大家在使用AD9517-4的过程中遇到过哪些问题呢?欢迎在评论区分享你的经验和见解。
全部0条评论
快来发表一下你的评论吧 !