电子说
在电子设计领域,时钟发生器是确保系统稳定运行的关键组件。今天,我们将深入探讨一款功能强大的时钟发生器IC——AD9572,它专为光纤通道和以太网应用而设计,具备诸多卓越特性。
文件下载:AD9572.pdf
AD9572是一款光纤通道/以太网时钟发生器IC,拥有7个时钟输出。它集成了双VCO/PLL核心,能提供低抖动和低相位噪声的时钟信号,适用于多种网络应用,如光纤通道线卡、交换机和路由器等。
AD9572在不同频率下展现出出色的抖动性能。例如,在106.25 MHz时,从0.637 MHz到10 MHz的rms抖动仅为0.22 ps;在156.25 MHz时,从1.875 MHz到20 MHz的rms抖动为0.19 ps;在125 MHz时,从12 kHz到20 MHz的rms抖动为0.42 ps。这种低抖动特性有助于提高系统的稳定性和可靠性。
该IC提供了预设的分频比,支持106.25 MHz、156.25 MHz、33.33 MHz、100 MHz和125 MHz等常见频率,方便用户快速配置时钟输出。
用户可以选择LVPECL或LVDS输出格式,以满足不同系统的需求。同时,它还提供参考时钟输出的副本,方便系统同步。
在LVDS操作模式下,功耗仅为0.71 W;在LVPECL操作模式下,功耗为1.07 W。这种低功耗设计有助于降低系统的整体功耗。
采用6 mm × 6 mm、40引脚的LFCSP封装,节省了电路板空间,适合小型化设计。
AD9572适用于光纤通道线卡、交换机和路由器等设备,为这些设备提供稳定的时钟信号,确保数据的准确传输。
它还支持千兆以太网和PCIe应用,满足高速数据传输的需求。
对于对相位噪声和抖动要求较高的其他应用,AD9572也能提供出色的性能。
AD9572采用双PLL核心设计,每个PLL由低噪声相位频率检测器(PFD)、精密电荷泵(CP)、低相位噪声压控振荡器(VCO)以及预编程的反馈分频器和输出分频器组成。通过将外部晶体或参考时钟连接到REFCLK引脚,可将高达156.25 MHz的频率锁定到输入参考。
每个输出分频器和反馈分频器的比例都经过预编程,以提供所需的输出速率。用户可以通过引脚配置来选择不同的输出频率。
在不同输出频率下,AD9572的相位噪声表现良好。例如,在106.25 MHz的LVDS输出中,在1 kHz时的相位噪声为 -123 dBc/Hz,在10 MHz时为 -153 dBc/Hz。
LVDS、LVPECL和CMOS时钟输出的抖动在不同的积分带宽下都有明确的指标。例如,在12 kHz到20 MHz的积分带宽下,100 MHz的LVDS输出抖动为0.51 ps rms。
AD9572的引脚配置清晰,包括电源引脚、时钟输入引脚、控制引脚和时钟输出引脚等。每个引脚都有特定的功能,用户可以根据需要进行连接和配置。
不同引脚的功能如下:
AD9572需要3.3 V ± 10%的电源供应。在设计时,应遵循良好的工程实践,确保电源供应的稳定性。电源引脚应进行适当的旁路电容配置,以减少电源噪声。
在PCB设计中,应注意接地和布线的合理性。每个电源引脚应独立解耦并连接到电源平面,设备的散热片应直接连接到接地平面。同时,应避免输出信号迹线与参考或晶体输入电路耦合,输出信号迹线应保持在PCB顶层。
对于CMOS、LVPECL和LVDS时钟分配,应遵循相应的设计准则。例如,CMOS时钟输出应尽量采用点对点网络,以减少信号反射和干扰;LVPECL输出需要直流端接,以偏置输出晶体管;LVDS输出应采用推荐的端接电路。
AD9572是一款性能卓越的时钟发生器IC,具有低抖动、低相位噪声、多种输出格式和预设分频比等优点。它适用于光纤通道和以太网等多种网络应用,为系统提供稳定可靠的时钟信号。在设计过程中,工程师需要注意电源供应、接地和布线等方面的问题,以确保AD9572的最佳性能。你在使用AD9572的过程中遇到过哪些问题呢?欢迎在评论区分享你的经验和见解。
全部0条评论
快来发表一下你的评论吧 !