ADCLK944：高速低抖动时钟扇出缓冲器的设计与应用

在高速电路设计中，时钟信号的稳定性和低抖动特性至关重要。今天我们来详细探讨一款由Analog Devices公司推出的高性能时钟扇出缓冲器——ADCLK944。

文件下载：ADCLK944.pdf

1. 产品概述

ADCLK944是一款基于Analog Devices专有XFCB3硅锗（SiGe）双极工艺制造的超快速时钟扇出缓冲器，专为需要低抖动的高速应用而设计。它具有以下显著特点：

• 高工作频率：最高可达7.0 GHz，能够满足高速数据传输和处理的需求。
• 低宽带随机抖动：仅50 fs rms，确保时钟信号的稳定性和准确性。
• 片上输入终端：集成了中心抽头、差分、100 Ω的片上终端电阻，方便与各种输入信号匹配。
• 宽电源电压范围：电源电压（VCC - VEE）为2.5 V至3.3 V，具有良好的电源适应性。

2. 应用领域

ADCLK944的应用非常广泛，涵盖了多个领域：

• 低抖动时钟分配：为系统提供稳定、低抖动的时钟信号，确保各模块同步工作。
• 时钟和数据信号恢复：在信号传输过程中，恢复时钟和数据信号的完整性。
• 电平转换：实现不同电平信号之间的转换，方便不同器件之间的接口。
• 无线和有线通信：在通信系统中，保证时钟信号的稳定传输，提高通信质量。
• 医疗和工业成像：为成像设备提供精确的时钟信号，确保图像质量。
• ATE和高性能仪器：满足测试和测量设备对高精度时钟信号的需求。

3. 功能特性

3.1 输入特性

ADCLK944具有差分输入，可接受多种类型的输入信号，包括直流耦合的LVPECL、CML、3.3 V CMOS（单端），以及交流耦合的1.8 V CMOS、LVDS和LVPECL输入。VREF引脚用于偏置交流耦合输入。输入电阻在单端模式下为50 Ω，差分模式下也为50 Ω。在实际应用中，我们需要注意保持差分输入电压摆幅在大约400 mV p-p至不超过3.4 V p-p之间，输入摆率应不低于1 V/ns，否则会显著影响输出抖动性能。

3.2 输出特性

该器件具有四个全摆幅发射极耦合逻辑（ECL）输出驱动器。对于LVPECL（正ECL）操作，将VCC偏置到正电源，VEE偏置到地；对于ECL操作，将VCC偏置到地，VEE偏置到负电源。ECL输出级设计为直接驱动800 mV到50 Ω负载，总差分输出摆幅为1.6 V。输出上升/下降时间典型值为50 ps（20% - 80%，差分测量），传播延迟温度系数为100 fs/°C。

3.3 电源特性

电源电压要求为2.375 V至3.63 V，在不同电源电压下，电源电流有所不同。例如，当VCC - VEE = 2.5 V ± 5%时，负电源电流典型值为35 mA，正电源电流典型值为139 mA；当VCC - VEE = 3.3 V ± 10%时，负电源电流典型值为37 mA，正电源电流典型值为138 mA。此外，还具有电源抑制特性，如电源抑制比PSR_VCC为 -3 ps/V，输出摆幅电源抑制比为28 dB。

4. 性能参数

4.1 时钟输入和输出参数

参数	符号	最小值	典型值	最大值	单位	测试条件/注释
输入电阻（单端模式/差分模式）			50		Ω
输出电压高电平	VOH	Vcc - 1.26		Vcc - 0.76	V	负载 = 50 Ω至(Vcc - 2.0V)
输出电压低电平	VoL	Vcc - 1.99		Vcc - 1.54	V	负载 = 50 Ω至(Vcc - 2.0V)
单端输出电压	Vo	600		960	mV	VOH - VoL，输出静态 -500 μA至 +500 μA
电压参考输出电压	VREF	(Vcc + 1)/2			V
输出电阻			250		Ω

4.2 时序特性参数

参数	符号	最小值	典型值	最大值	单位	测试条件/注释
最大输出频率		6.2	7.0		GHz	差分输出电压摆幅 > 0.8V
输出上升/下降时间	tR	35	50	75	ps	20% - 80%，差分测量
传播延迟温度系数	tpp	70	100	130	fs/°C	ViD = 1.6Vp-p
输出到输出偏斜				15	ps	ViD = 1.6Vp-p
器件间偏斜				35	ps	ViD = 1.6Vp-p
宽带随机抖动			50		fs rms	ViD = 1.6Vp-p，8 V/ns，Vicm = 2V
时钟输出相位噪声（fIN = 1 GHz）			-118（100 Hz偏移） -135（1 kHz偏移） -144（10 kHz偏移） -150（100 kHz偏移） -150（>1 MHz偏移）		dBc/Hz	输入摆率 > 1 V/ns

5. 工作原理

5.1 时钟输入

ADCLK944接收差分时钟输入，并将其分配到四个LVPECL输出。输入配备了中心抽头、差分、100 Ω的片上终端电阻，可接受多种类型的输入信号。为了获得良好的输出抖动性能，应尽量避免输入摆率低于1 V/ns的情况。同时，对于过大的输入信号，可使用快速肖特基二极管进行钳位，以防止衰减器降低摆率。

5.2 时钟输出

LVPECL输出设计为直接驱动800 mV到50 Ω负载，为了确保最佳性能，需要使用适当的传输线终端。当高速信号需要路由超过一厘米时，应采用微带线或带状线技术，以保证适当的转换时间，防止输出振铃和脉冲宽度相关的传播延迟色散。

6. PCB布局考虑

由于ADCLK944是为高速应用设计的，因此在PCB布局时需要采用高速设计技术。具体注意事项如下：

• 电源平面：使用低阻抗的电源平面，为负电源（VEE）和正电源（VCC）提供低电感的回流路径，确保最佳性能。
• 旁路电容：在每个VCC电源引脚附近放置1 μF的电解旁路电容和多个0.001 μF的高质量旁路电容，并通过冗余过孔连接到地平面，以减少寄生电感和ESR。
• 传输线：避免输入和输出传输线的不连续性，因为这些不连续性可能会影响抖动性能。
• 输入匹配：在50 Ω环境中，输入和输出匹配对性能有显著影响。缓冲器为CLK和CLK输入提供内部50 Ω终端电阻，需要使用陶瓷电容对终端电位进行旁路，以防止输入信号出现异常。
• ESD保护：输入引脚之间的ESD/钳位二极管可防止输入晶体管出现过大偏移，但由于ESD二极管的交流性能并非最优，当需要钳位时，建议使用适当的外部二极管。
• 散热设计：ADCLK944封装上的暴露金属焊盘既是电气连接，也是散热增强措施。需要将焊盘正确连接到VEE引脚，并通过PCB上的过孔网格将热量传递到VEE电源平面，以实现良好的散热效果。

7. 输入终端选项

ADCLK944提供了多种输入终端选项，以适应不同的输入信号类型，如CML输入、PECL输入、交流耦合差分信号输入和交流耦合单端输入等。在实际应用中，需要根据具体的输入信号类型选择合适的终端方式，以确保信号的稳定传输。

8. 订购信息

ADCLK944有多种型号可供选择，包括不同的温度范围和封装选项。例如，ADCLK944BCPZ - R2、ADCLK944BCPZ - R7和ADCLK944BCPZ - WP等型号适用于 -40°C至 +85°C的温度范围，采用16引脚LFCSP_WQ封装。此外，还有ADCLK944/PCBZ评估板可供使用。

总之，ADCLK944是一款性能优异的时钟扇出缓冲器，在高速电路设计中具有广泛的应用前景。在实际设计中，我们需要充分考虑其各项特性和参数，合理进行PCB布局和输入输出匹配，以确保系统的稳定性和可靠性。你在使用类似时钟缓冲器时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。