详解ADN2813：高速时钟与数据恢复IC的卓越之选

在高速数据传输领域，时钟与数据恢复（CDR）技术至关重要，它直接影响着数据传输的准确性和稳定性。ADN2813作为一款连续速率从10 Mb/s到1.25 Gb/s的时钟和数据恢复IC，凭借其出色的性能和丰富的功能，成为众多应用场景的理想选择。

文件下载：ADN2813.pdf

产品概述

ADN2813由Analog Devices公司推出，具备从10 Mb/s到1.25 Gb/s的串行数据输入能力，远超SONET对抖动传输、生成和容限的要求。它采用了专利的时钟恢复架构，无需外部参考时钟即可自动锁定所有数据速率，还拥有独立的切片电平调整和信号丢失（LOS）检测功能。

关键特性

1. 宽数据速率范围：支持10 Mb/s至1.25 Gb/s的连续数据速率，适应多种应用需求。
2. 低功耗设计：典型功耗仅450 mW，采用3.3 V单电源供电，降低了系统功耗。
3. 高灵敏度量化器：量化器灵敏度典型值为3.3 mV，可调整切片电平范围为±95 mV。
4. LOS检测功能：LOS检测范围为2.3 mV至19 mV，具有6 dB的电气滞后，防止输出抖动。
5. I²C接口：通过I²C接口可访问可选功能，方便系统配置和监控。
6. 紧凑封装：采用5 mm × 5 mm 32引脚LFCSP封装，无铅环保，节省电路板空间。

工作原理

ADN2813是一个延迟和锁相环电路，用于从NRZ编码数据流中恢复时钟和重新定时数据。它通过两个独立的反馈环路跟踪输入数据信号的相位，共享一个公共控制电压。高速延迟锁定环路使用压控移相器跟踪输入抖动的高频分量，而由VCO组成的独立相位控制环路跟踪输入抖动的低频分量。

环路控制

• 高频抖动跟踪：高速延迟锁定环路中的压控移相器对高频抖动进行快速响应，确保时钟信号的稳定性。
• 低频抖动跟踪：VCO通过相位控制环路跟踪低频抖动，实现对输入数据信号相位的精确跟踪。
• 频率粗调：第三个环路将VCO频率与输入数据频率进行比较，设置粗调电压，确定VCO的初始频率。
• 精细控制：抖动跟踪锁相环通过精细调谐控制VCO，使静态相位误差趋近于零。

抖动处理

ADN2813的延迟和相位环路共同提供宽带抖动适应和窄带抖动滤波功能。其抖动传递函数是一个二阶低通滤波器，有效减少了抖动峰值，适用于信号再生器应用，避免了级联再生器中抖动的危险积累。

功能描述

频率获取

ADN2813能够在10 Mb/s至1.25 Gb/s的数据频率范围内获取频率。锁检测电路比较VCO和输入数据的频率，当频率差超过1000 ppm时，触发频率获取周期。VCO频率首先被重置到其范围的底部（10 MHz），然后频率检测器逐步增加VCO频率，直到与数据频率相差在250 ppm以内，此时锁丢失信号（LOL）被解除。

限幅放大器

限幅放大器具有差分输入（PIN/NIN），内部通过50 Ω电阻连接到片上电压参考（典型值 (VREF = 2.5 V)）。输入通常采用交流耦合，也可直流耦合，只要输入共模电压保持在2.5 V以上。输入偏移经过工厂调整，典型灵敏度优于3.3 mV，且漂移极小。限幅放大器可以差分或单端驱动。

切片调整

量化器的切片电平可以通过向SLICEP/SLICEN输入施加高达±0.95 V的差分电压进行±100 mV的偏移，以减轻放大自发辐射（ASE）噪声或占空比失真的影响。如果不需要调整切片电平，SLICEP/SLICEN应连接到VEE。切片调整的增益约为0.11 V/V。

LOS检测器

接收器前端的LOS检测器电路用于检测输入信号电平是否低于用户可调节的阈值。阈值通过一个外部电阻从引脚9（THRADJ）连接到VEE来设置。当输入电平低于编程的LOS阈值时，LOS检测器的输出（引脚22）被置为逻辑1。LOS检测器的响应时间设计为约500 ns，但在交流耦合应用中，受RC时间常数的影响较大。LOS引脚默认高电平有效，通过设置CTRLC[2]位为1，可将其配置为低电平有效。

锁检测操作

ADN2813的锁检测器有三种操作模式：

1. 正常模式：无需参考时钟，自动锁定10 Mb/s至1.25 Gb/s的任何数据速率。当VCO与输入数据频率相差在250 ppm以内时，LOL信号解除，D/PLL开始工作，实现相位锁定。如果输入频率误差超过1000 ppm，LOL信号重新置位，开始新的频率获取。
2. REFCLK模式：使用参考时钟辅助锁定VCO。通过设置CTRLA[0]为1启用该模式，用户还需设置CTRLA[7:6]和CTRLA[5:2]位来设置参考频率范围和数据速率与参考频率的分频比。当VCO与所需频率相差在250 ppm以内时，LOL信号解除，实现相位锁定。
3. 静态LOL模式：指示是否曾经发生过锁丢失情况，即使ADN2813重新锁定，该状态也会一直保持，直到手动重置静态LOL位（MISC[4]）。通过将I²C寄存器位CTRLB[7]置为1，LOL引脚将成为静态LOL指示器。

谐波检测器

ADN2813的谐波检测器能够检测输入数据是否切换到VCO当前锁定数据速率的低次谐波。当检测到谐波时，LOL引脚置位，启动新的频率获取，ADN2813自动锁定到新的数据速率。但该检测器无法检测数据速率的高次谐波。

静音模式

ADN2813提供两种静音模式：

1. SQUELCH DATAOUT和CLKOUT模式：默认模式，当SQUELCH输入（引脚27）为高电平时，时钟和数据输出均置为零状态，抑制下游处理。
2. SQUELCH DATAOUT或CLKOUT模式：当CTRLC[1]为1时选择该模式，SQUELCH输入为高电平时，DATAOUTN/DATAOUTP引脚静音；为低电平时，CLKOUT引脚静音，适用于中继器应用。

I²C接口

ADN2813支持2线I²C兼容串行总线，通过SDA和SCK输入与总线上的其他设备进行通信。它有两个7位从地址，用于读写操作。主设备通过启动条件、发送地址和数据、接收确认等步骤与ADN2813进行数据传输。ADN2813有八个子地址，支持自动增量模式，方便用户访问内部寄存器。

参考时钟（可选）

虽然ADN2813不需要参考时钟进行时钟和数据恢复，但提供了对可选参考时钟的支持。参考时钟可以差分或单端驱动，输入缓冲器可接受峰 - 峰差分幅度大于100 mV的差分信号或标准单端低电压TTL输入。参考时钟的相位噪声和占空比不是关键因素，100 ppm的精度即可。

参考时钟有两种用途：

1. 锁定数据：通过设置I²C寄存器位CTRLA[0]为1启用锁定参考模式，ADN2813根据参考时钟锁定到特定数据速率。用户需要设置CTRLA[7:6]和CTRLA[5:2]位来配置参考频率范围和分频比。
2. 测量数据频率：通过设置I²C寄存器位CTRLA[1]为1启用精细数据速率回读模式，ADN2813将输入数据频率与参考时钟频率进行比较，返回两者的频率比，精度可达0.01%。

应用信息

PCB设计指南

为了实现ADN2813的最佳性能，需要采用适当的RF PCB设计技术：

1. 电源和接地：建议使用一个低阻抗接地平面，VEE引脚直接焊接到接地平面以减少串联电感。在3.3 V电源进入PCB的位置使用22 μF电解电容，在IC电源VCC和VEE之间靠近ADN2813 VCC引脚处使用0.1 μF和1 nF陶瓷芯片电容。
2. 传输线：所有高频输入和输出信号（如PIN、NIN、CLKOUTP、CLKOUTN、DATAOUTP、DATAOUTN等）应使用50 Ω传输线，以最小化反射。PIN/NIN输入迹线和CLKOUTP/CLKOUTN、DATAOUTP/DATAOUTN输出迹线应长度匹配，避免差分迹线之间的偏斜。
3. 焊接：32引脚LFCSP封装的焊盘应比封装焊盘长0.1 mm、宽0.05 mm，确保焊点尺寸最大化。芯片底部的暴露焊盘应通过塞孔连接到VEE，防止回流焊时焊料泄漏。
4. 交流耦合电容：选择输入（PIN、NIN）和输出（DATAOUTP、DATAOUTN）的交流耦合电容时，需要考虑信号路径中两个50 Ω电阻形成的时间常数，以避免基线漂移和图案相关抖动（PDJ）。

DC耦合应用

ADN2813的输入也可以进行直流耦合，适用于突发模式应用，避免基线漂移。但需要注意不违反ADN2813的输入范围和共模电平要求。如果TIA的输出电平不符合要求，需要在TIA输出和ADN2813输入之间添加电平转换和/或衰减器。

粗数据速率回读

通过I²C接口可以在不使用外部参考时钟的情况下，将数据速率回读到大约±10%的精度。当LOL解除时，可以读取9位寄存器COARSE_RD[8:0]，其中高8位是RATE[7:0]寄存器的内容，最低位是MISC[0]。

总结

ADN2813以其卓越的性能和丰富的功能，为高速数据传输系统提供了可靠的时钟和数据恢复解决方案。无论是在SONET、光纤通道、GbE还是HDTV等应用中，它都能满足对数据准确性和稳定性的严格要求。在设计过程中，遵循PCB设计指南和相关应用信息，能够充分发挥ADN2813的优势，实现最佳的系统性能。你在使用ADN2813或类似CDR芯片时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。