高速差分线路接收器SNx5LVDS3xxxx的技术剖析与应用设计

在电子设计领域，高速数据传输的需求日益增长，低电压差分信号（LVDS）技术凭借其低功耗、高速度和抗干扰能力强等优势，成为了众多应用的首选。本文将深入剖析德州仪器（TI）的SNx5LVDS3xxxx系列高速差分线路接收器，从其特性、应用、设计要点等方面进行详细阐述，为电子工程师在实际设计中提供有价值的参考。

文件下载：SN65LVDS9637DGNRG4.pdf

一、产品概述

SN55LVDS32、SN65LVDS32、SN65LVDS3486和SN65LVDS9637是一系列实现低电压差分信号（LVDS）电气特性的差分线路接收器。这些器件满足或超过ANSI TIA/EIA - 644标准要求，能将5 - V差分标准电平（如EIA/TIA422B）的输出电压降低，以减少功耗、提高开关速度，并允许在3.3 - V电源轨下工作。

1.1 主要特性

• 电源与速率：采用单3.3 - V电源供电，设计信号速率高达150 Mbps。
• 输入阈值：差分输入阈值最大为±100 mV，在输入共模电压范围内，±100 - mV的差分输入电压可使接收器提供有效的逻辑输出状态。
• 传播延迟：典型传播延迟时间为2.1 ns，能满足高速数据传输的需求。
• 功耗：在最大数据速率下，每个接收器的典型功耗为60 mW。
• ESD保护：总线终端ESD保护超过8 kV，增强了器件的可靠性。
• 输出逻辑：输出为低电压TTL（LVTTL）逻辑电平，与多种逻辑电路兼容。
• 引脚兼容性：引脚与AM26LS32、MC3486和μA9637兼容，方便替换和升级。
• 故障安全：具有开路故障安全功能，适用于需要冗余的空间和高可靠性应用。

1.2 应用领域

该系列器件广泛应用于无线基础设施、电信基础设施和打印机等领域，为这些高速数据传输场景提供了可靠的解决方案。

二、器件选型与参数

2.1 封装信息

不同型号的器件提供多种封装选项，以满足不同的应用需求。以下是部分封装信息：	器件型号	封装类型	尺寸（标称）
SN55LVDS32	LCCC (20)	8.89 mm × 8.89 mm
	CDIP (16)	19.56 mm × 6.92 mm
	CFP (16)	10.30 mm × 6.73 mm
SN65LVDS32	SOIC (16)	9.90 mm × 3.91 mm
	SOP (16)	10.30 mm × 5.30 mm
	TSSOP (16)	5.50 mm × 4.40 mm
SN65LVDS3486	SOIC (16)	9.90 mm × 3.91 mm
	TSSOP (16)	5.50 mm × 4.40 mm
SN65LVDS9637	SOIC (8)	4.90 mm × 3.91 mm
	VSSOP (8)	3.00 mm × 3.00 mm

2.2 最大推荐工作速度

不同型号的器件在所有接收器激活时的最大推荐工作速度有所不同：	器件型号	所有接收器激活时的速度
SN65LVDS32	100 Mbps
SN65LVDS3486	100 Mbps
SN65LVDS9637	150 Mbps

2.3 电气特性

这些器件的电气特性在推荐工作条件下有详细规定，包括输入电压阈值、输出电压、电源电流等参数。例如，SN55LVDS32的正差分输入电压阈值最大为100 mV，负差分输入电压阈值最小为 - 100 mV；高电平输出电压在 (I{OH} = - 8 mA) 时为2.4 V，低电平输出电压在 (I{OL} = 8 mA) 时最大为0.4 V。

2.4 开关特性

开关特性方面，包括传播延迟时间、通道间输出偏斜、输出信号上升和下降时间等。例如，SN65LVDS32在 (C_{L} = 10 pF) 时，低到高电平输出的传播延迟时间典型值为2.3 ns，高到低电平输出的传播延迟时间典型值为2.2 ns。

三、工作原理与功能模式

3.1 概述

SNx5LVDSxx器件以标称3.3 V（范围3.0 - 3.6 V）的单电源工作，输入为差分LVDS信号，输出为LVTTL数字信号。该接收器需要±100 - mV的输入信号来确定接收信号的正确状态，且兼容LVDS接收器可接受共模范围在0.05 - 2.35 V之间的输入信号，能在驱动器和接收器之间存在1 - V接地偏移的情况下正确确定线路状态。

3.2 功能框图

不同型号的器件有相应的逻辑框图，展示了其内部结构和信号处理流程，帮助工程师理解器件的工作原理。

3.3 特性描述

• 接收器输出状态：当接收器差分输入信号大于100 mV时，输出为高电平；当差分输入电压低于 - 100 mV时，输出为低电平；当输入电压在 - 100 - 100 mV之间时，输出状态不确定。当接收器禁用时，输出为高阻抗。
• 接收器开路故障安全：这是该系列器件的一个重要特性。当输入开路（如驱动器处于高阻抗状态或电缆断开）时，接收器通过300 - kΩ电阻将信号的每条线路拉到 (V_{CC})，利用与门检测该条件并强制输出为高电平，确保在无差分电压时系统能稳定工作。
• 共模范围与电源电压：SNx5LVDSxx接收器的输入共模范围为 (1/2 × V{ID}) 到 (2.4 - 1/2 × V{ID})，只要输入信号在该范围内且差分幅度大于或等于100 mV，接收器就能正确输出LVDS总线状态。
• 通用比较器功能：除了作为LVDS标准兼容接收器，这些器件还可作为通用比较器，只要输入信号在所需的差分和共模电压范围内，输出就能忠实反映输入信号。
• 接收器等效原理图：接收器的等效输入和输出原理图显示，输入为高阻抗差分对，每个输入包含7 - V齐纳二极管用于ESD保护，输出结构为带有额外齐纳二极管的CMOS反相器，同样用于ESD保护。

3.4 器件功能模式

不同型号的器件在不同的差分输入和使能条件下有相应的输出状态。例如，SN55LVDS32和SN65LVDS32在 (V{ID} ≥ 100 mV) 且使能信号为高电平时，输出为高电平；在 (V{ID} ≤ - 100 mV) 且使能信号为高电平时，输出为低电平；当使能信号为低电平时，输出为高阻抗。

四、应用与设计要点

4.1 应用信息

SNx5LVDSxx器件通常作为高速、点对点数据传输的构建模块，适用于接地差异小于1 V的场景。LVDS驱动器和接收器提供高速信号速率，且无需ECL类设备的高功率和双电源要求。

4.2 典型应用 - 点对点通信

4.2.1 拓扑结构

点对点通信通道有一个发送器（驱动器）和一个接收器，这种通信拓扑通常称为单工。驱动器将单端输入信号转换为差分信号，通过100 - Ω特性阻抗的平衡互连介质传输，接收器再将差分信号转换为单端恢复信号。

4.2.2 设计要求

• 电源电压：驱动器和接收器的电源电压范围为3.0 - 3.6 V。
• 信号速率：驱动器和接收器的信号速率为DC - 100 Mbps。
• 互连特性阻抗：互连介质的标称特性阻抗为100 Ω，允许±10%的变化。
• 终端电阻：终端电阻应与传输线的特性阻抗匹配，通常为90 - 110 Ω。
• 接地偏移：驱动器和接收器之间的接地偏移应小于±1 V。

4.2.3 详细设计步骤

• 设备选择：使用Hewlett Packard HP6624A DC电源、Tektronix TDS7404实时示波器和Agilent ParBERT E4832A等设备进行测试。
• 驱动器电源电压：LVDS驱动器可在3 - 3.6 V的单电源下工作，差分输出电压在整个输出范围内标称值为340 mV。
• 驱动器旁路电容：旁路电容在电源分配电路中起着关键作用，应使用多层陶瓷芯片或表面贴装电容（如0603或0805尺寸）来降低旁路电容的引线电感。可根据公式 (C{chip }=left(frac{Delta I{Maximum SPoange Supply Current }}{Delta V{Maximum Power Supply Noise }}right) × T{Rise Time }) 计算旁路电容的值。
• 驱动器输出电压：标准兼容的LVDS驱动器输出为1.2 - V共模电压，标称差分输出信号为340 mV，峰 - 峰差分电压为680 mV。
• 互连介质：驱动器和接收器之间的物理通信通道可以是满足LVDS标准要求的任何平衡配对金属导体，如双绞线、双轴电缆、扁平带状电缆或PCB走线。
• PCB传输线：PCB传输线有微带线和带状线等结构，应根据实际需求选择合适的结构，并确保走线宽度和间距均匀，以保持恒定的差分阻抗。
• 终端电阻：终端电阻应尽可能靠近接收器放置，以最小化电阻到接收器的短线长度。在多点拓扑中，终端电阻应仅位于传输线的末端。

4.3 电源供应建议

LVDS驱动器和接收器设计为使用单电源工作，电源电压范围为2.4 - 3.6 V。在实际应用中，驱动器和接收器可能位于不同的电路板或设备中，应使用单独的电源，并确保驱动器和接收器电源之间的接地电位差小于±1 V。同时，应使用板级和本地设备级旁路电容来减少电源噪声。

4.4 布局设计

4.4.1 微带线与带状线拓扑

PCB通常提供微带线和带状线两种传输线选项。微带线是PCB外层的走线，带状线是两层接地平面之间的走线。TI建议在可能的情况下，将LVDS信号路由在微带线传输线上，因为微带线允许设计者根据整体噪声预算和反射容限指定 (Z_{0}) 的必要公差。

4.4.2 电介质类型和电路板构造

信号在电路板上的传输速度决定了电介质的选择。对于LVDS信号，FR - 4或等效材料通常能提供足够的性能；如果TTL/CMOS信号的上升或下降时间小于500 ps，建议使用介电常数接近3.4的材料，如Rogers™4350或Nelco N4000 - 13。同时，电路板的铜重量、镀层厚度、阻焊层等参数也会影响性能。

4.4.3 推荐的堆叠布局

为减少TTL/CMOS到LVDS的串扰，建议使用至少两层独立的信号层。常见的堆叠配置包括四层和六层电路板，六层电路板能更好地隔离信号层和电源层，提高信号完整性，但制造成本较高。

4.4.4 走线间距

走线间距取决于多种因素，低噪声耦合要求LVDS链路的差分对紧密耦合，以实现电磁场抵消。同时，差分对应具有相同的电气长度，以确保平衡，减少偏斜和信号反射问题。对于相邻的单端走线，应遵循3 - W规则，即两条走线之间的距离应大于单条走线宽度的两倍或从走线中心到中心测量的三倍宽度。

4.4.5 串扰和接地反弹最小化

为减少串扰，应提供尽可能靠近原始走线的高频电流返回路径，通常通过接地平面实现。保持走线尽可能短，并确保接地平面不间断，可降低电流环路面积，减少电磁辐射。同时，应避免接地平面中的不连续性，以减少返回路径电感。

五、总结

SNx5LVDS3xxxx系列高速差分线路接收器为高速数据传输提供了可靠的解决方案。其低功耗、高速度、抗干扰能力强等特性使其在无线基础设施、电信基础设施和打印机等领域得到广泛应用。在设计过程中，工程师需要根据具体应用需求选择合适的器件型号和封装，合理设计电源供应和布局，以确保系统的性能和可靠性。希望本文能为电子工程师在使用这些器件进行设计时提供有益的参考。

在实际应用中，你是否遇到过类似器件的设计挑战？你是如何解决的呢？欢迎在评论区分享你的经验和见解。