深入剖析LTC6952：高性能时钟发生器的卓越之选

在当今高速发展的电子领域，对于高性能、低抖动时钟发生器的需求日益增长。LTC6952作为一款杰出的产品，以其卓越的性能和丰富的功能，为工程师们解决了诸多时钟设计难题。本文将详细剖析LTC6952的特性、应用以及设计要点，帮助电子工程师更好地了解和运用这款产品。

文件下载：LTC6952.pdf

一、LTC6952的特性亮点

1. 超低抖动性能

LTC6952拥有令人瞩目的超低抖动特性。其输出抖动极低，如在积分带宽为12kHz至20MHz、频率达到4.5GHz时，附加输出抖动小于6fs RMS；采用ADC SNR方法测量时，附加输出抖动为65fs RMS。这种超低抖动性能对于对时钟精度要求极高的应用，如高速数据转换器、无线通信等至关重要，能够显著提高系统的性能和稳定性。

2. 丰富的输出功能

该芯片具备十一个独立的低噪声输出，这些输出可进行灵活配置。既可以作为设备时钟，也能作为SYSREF信号，为系统设计提供了极大的灵活性。同时，每个输出都有可编程的粗数字和细模拟延迟功能，能够精确调整输出信号的相位和延迟，满足不同应用场景的需求。

3. JESD204B/C支持

LTC6952支持JESD204B/C标准，特别是Subclass 1 SYSREF信号生成。这使得它在高速数据转换器和数字信号处理系统中具有广泛的应用前景，能够方便地实现多芯片同步和数据对齐，确保系统的高效运行。

4. 多芯片同步技术

采用了EZSync™和ParallelSync™多芯片同步协议，能够轻松实现多个LTC6952芯片之间的时钟同步。这种同步技术具有低抖动和高精度的特点，为大规模时钟分配系统提供了可靠的解决方案。

5. 低相位噪声

在归一化带内相位噪声方面表现出色，达到了 -229dBc/Hz的优异指标，归一化带内1/f噪声更是低至 -281dBc/Hz。低相位噪声能够有效减少时钟信号的干扰，提高系统的信噪比和信号质量。

6. 宽工作温度范围

其工作结温范围为 -40°C至125°C，能够适应各种恶劣的工作环境，保证在不同温度条件下都能稳定工作，为工业和汽车等领域的应用提供了可靠保障。

二、LTC6952的典型应用

1. 高性能数据转换器时钟

在高速数据采集和处理系统中，数据转换器（如ADC和DAC）对时钟信号的精度和抖动非常敏感。LTC6952的超低抖动和丰富的输出功能，使其成为高性能数据转换器时钟的理想选择。它能够为数据转换器提供精确的时钟信号，确保数据转换的准确性和稳定性。

2. 无线基础设施

无线通信系统需要高精度的时钟来保证信号的调制、解调以及数据传输的准确性。LTC6952的高性能特点能够满足无线基础设施对于时钟的严格要求，如基站、无线接入点等设备中的时钟分配和同步。

3. 测试和测量

在测试和测量仪器中，精确的时钟信号是保证测量精度和稳定性的关键。LTC6952的高精度和低抖动特性，使其能够为测试和测量设备提供可靠的时钟源，确保测量结果的准确性。

三、LTC6952的内部结构与工作原理

1. PLL核心

LTC6952内置了一个锁相环（PLL）核心，主要由参考分频器、相位频率检测器（PFD）、超低噪声电荷泵和整数反馈分频器组成。参考分频器（R）将输入的参考频率进行分频，得到适合PFD比较的频率；PFD根据参考分频器和反馈分频器（N）的输出信号的相位差，产生相应的脉冲信号控制电荷泵；电荷泵将PFD的脉冲信号转换为电流信号，驱动外部的环路滤波器；环路滤波器对电荷泵的输出进行滤波，产生控制电压来调整VCO的频率，使其输出频率稳定在所需的值。

2. 输出分频器和延迟

十一个独立的输出分频器（M0 - M10）直接由VCO输入缓冲器驱动，将VCO的频率进行分频，得到所需的输出频率。每个输出都有独立的数字延迟（DDELx）和模拟延迟（ADELx）功能。数字延迟可以通过编程实现整数倍的VCO半周期延迟，而模拟延迟则可以在较小的步长内进一步精确调整输出延迟时间。这种精细的延迟调整功能能够满足不同应用对输出信号相位和延迟的要求。

3. 同步和SYSREF生成

LTC6952具备强大的同步和SYSREF生成功能。通过EZS_SRQ输入或软件信号（SSRQ），可以实现所有输出的同步，使其具有已知的相位对齐关系。在JESD204B/C应用中，还可以根据需要生成SYSREF信号，包括自由运行、门控和有限脉冲等多种模式，为多芯片系统的数据对齐提供了有效的解决方案。

四、LTC6952的设计要点

1. 环路滤波器设计

稳定的PLL系统需要精心设计外部环路滤波器。设计环路滤波器时，可以参考LTC6952Wizard应用工具，它能辅助进行系统的设计和仿真。一般建议使用三阶环路滤波器以获得最佳的相位噪声和杂散性能。设计步骤如下：

• 确定输出频率：根据应用需求，利用公式 (f{VCO}=f{REF} cdot N / R) 和 (f{OUTx}=f{VCO} / Mx) 确定所需的输出频率，同时调整R、N和Mx的值，满足频率约束条件，并尽量使用最小的R值。
• 选择开环带宽：开环带宽（BW）应至少小于PFD频率的10倍，以保证系统的稳定性。通常在数据转换器应用中，带宽会设置在VCO噪声和带内噪声的最佳交点处。
• 选择环路滤波器组件：根据公式 (BW cong I{CP} cdot R{Z} cdot K{VCO} /(2 cdot pi cdot N)) 计算 (R{Z}) 的值，其中 (I{CP}) 为电荷泵电流，(K{VCO}) 为VCO增益因子。然后根据 (R{Z}) 的值，使用公式 (C{1}=4 /(pi cdot BW cdot R{Z}))、(C{P}=1 /(12 cdot pi cdot BW cdot R{Z}))、(C{2}=1 /(18 cdot pi cdot BW cdot R{Z})) 和 (R{1}=R{Z}) 计算 (C{1})、(C{P})、(C{2}) 和 (R_{1}) 的值。

2. 数字和模拟输出延迟

数字延迟（DDELx）以VCO半周期为单位，可以通过公式 (t{DDELx}=DDELx /(2 cdot f{VCO})) 计算延迟时间。模拟延迟（ADELx）对于校正PCB布线引起的信号时序差异非常有用，但使用时要注意会对抖动性能产生一定影响，建议尽量在SYSREF路径中使用。模拟延迟时间可以根据公式进行近似计算，对于 (ADELx < 32)，(t{ADELx}=[(11.25 cdot ADELx + 93.8)^{-2.5}+(0.00285 cdot f{OUTx})^{2.5}]^{-0.4})；对于 (ADELx = 32) 至63，(t_{ADELx}=[(26 cdot ADELx - 517)^{-2.5}])。

3. 参考输入和VCO输入

参考输入信号的质量对PLL的性能至关重要。为了达到芯片的带内相位噪声性能，建议输入至少6dBm的正弦波信号或至少0.5VP - P的方波信号，且信号的转换速率至少为20V/µs。VCO输入信号的频率范围为DC至4.5GHz，其最大幅度为1.6VP - P，同样需要低噪声和高转换速率（至少100V/µs）。当VCO输入转换速率小于2V/ns时，可以启用内部宽带噪声滤波电路（FILTV = 1）以提高相位噪声性能。

4. PCB布局和电源旁路

在PCB布局时，要特别注意电源旁路和接地设计，以减少电源去耦和接地电感。所有电源 (V^{+}) 引脚都应使用0.01µF或0.1µF的陶瓷电容直接旁路到接地平面，且尽量靠近引脚。接地连接应使用多个过孔到接地平面，以降低接地电阻和电感。芯片的外露焊盘是接地连接，必须直接焊接到PCB焊盘上，并通过多个热过孔连接到接地平面，以保证良好的热性能和电气性能。

五、设计实例分析

1. JESD204B/C EZSync独立设计实例

以一个包含两个JESD204B/C ADC、两个JESD204B/C DAC和一个JESD204B/C兼容FPGA的系统为例，该系统需要11个独立的时钟和SYSREF信号。

• 确定分频器值：根据公式计算出R = 1，fPFD = 100MHz，N = 40。
• 选择环路带宽：使用LTC6952Wizard工具，确定最佳的环路带宽为16kHz。
• 选择环路滤波器组件：选择 (I{CP}=11.2mA)，计算出 (R{Z}=71.5Omega)，(C{1}=1.2mu F)，(C{P}=22nF)，(C{2}=15nF)，(R{1}=71.5Omega)。
• 确定输出模式和分频值：根据系统需求，确定每个输出的模式（时钟、SYSREF或SYNC/SRQ直通）和分频值。
• 确定数字延迟值：通过计算，确定每个输出的数字延迟值，以保证SYSREF信号与对应的设备时钟具有正确的相位关系。
• 编程和同步：将计算得到的分频器值、输出延迟和其他设置编程到芯片中，然后进行同步操作，使输出信号具有已知的相位对齐关系。

2. JESD204B/C EZSync多芯片设计实例

对于一个包含四个JESD204B/C ADC、四个JESD204B/C DAC和一个JESD204B/C兼容FPGA的系统，需要19个独立的时钟和SYSREF信号。根据系统需求，选择EZSync多芯片协议，使用一个控制器（LTC6952）和一个跟随器（LTC6953）。设计步骤与上述独立设计实例类似，但需要考虑控制器和跟随器之间的同步和信号传输问题。例如，控制器的输出需要驱动跟随器的VCO输入和EZS_SRQ引脚，并且需要进行适当的延迟调整，以保证所有输出信号的同步。

3. JESD204B/C ParallelSync设计实例

在一个包含八个JESD204B/C ADC和一个JESD204B/C兼容FPGA的系统中，需要19个独立的时钟和SYSREF信号。根据系统需求，选择ParallelSync多芯片协议，使用一个LTC6953作为参考分配芯片和两个LTC6952并行工作。设计过程中需要注意参考信号的同步和分配，以及各芯片之间的同步信号（EZS_SRQ）的时序控制。同时，为了减小芯片间的相位偏差，可以设置RAO位为1，但会导致PLL带内噪声略有下降（< 1.0dB）。

六、总结

LTC6952作为一款高性能的时钟发生器，具有超低抖动、丰富的输出功能、JESD204B/C支持和多芯片同步等诸多优点，广泛应用于高性能数据转换器、无线基础设施和测试测量等领域。在设计过程中，需要重点关注环路滤波器设计、数字和模拟输出延迟、参考输入和VCO输入以及PCB布局和电源旁路等方面，以确保系统的性能和稳定性。通过以上详细的剖析和设计实例分析，相信电子工程师们对LTC6952有了更深入的了解，能够在实际应用中更好地发挥其优势，设计出更加优秀的电子系统。你在使用LTC6952的过程中遇到过哪些有趣的挑战呢？欢迎在评论区分享你的经验和见解。