深入剖析 LTC6954：高性能时钟分配器的卓越之选

在电子设计领域，时钟分配器对于确保系统的稳定运行和高性能表现起着至关重要的作用。今天，我们将深入探讨 Linear Technology 公司的 LTC6954 低相位噪声、三输出时钟分配器/驱动器，详细了解其特性、应用及设计要点。

文件下载：LTC6954.pdf

一、LTC6954 概述

LTC6954 是一系列超低相位噪声的时钟分配部件，提供三个输出，每个输出都配备可编程的分频器和延迟块。该系列包含四个成员，它们的区别在于输出逻辑信号类型：

• LTC6954 - 1：三个 LVPECL 输出
• LTC6954 - 2：两个 LVPECL 和一个 LVDS/CMOS 输出
• LTC6954 - 3：一个 LVPECL 和两个 LVDS/CMOS 输出
• LTC6954 - 4：三个 LVDS/CMOS 输出

二、关键特性解读

低噪声时钟分配

LTC6954 非常适合高速/高分辨率 ADC 时钟应用，其附加抖动极低，在 12kHz 至 20MHz 范围内小于 20fsRMS，在 10Hz 至奈奎斯特频率范围内小于 85fsRMS。最大输入频率方面，LTC6954 - 1 在 (DELAY = 0) 时可达 1.8GHz，其他型号及 LTC6954 - 1 在 (DELAY > 0) 时为 1.4GHz。

多输出与可编程性

它具有三个独立的低噪声输出，提供四种输出组合。每个输出都有独立的可编程分频器，可将输入频率除以 1 到 63 之间的任意整数；还有独立的可编程延迟，可延迟 0 到 63 个输入时钟周期。输出占空比始终为 50%，不受分频系数影响。

EZSync 时钟同步

LTC6954 支持 Linear Technology 的 EZSync 系统，可实现完美的时钟同步和对齐，确保多个设备的输出时钟信号在时间上保持一致。

宽温度范围

其结温范围为 -40°C 至 105°C，能适应各种恶劣的工作环境。

三、电气特性分析

输入特性

输入频率范围根据型号和延迟设置有所不同，最大可达 1.8GHz。输入信号电平单端为 0.2 - 1.5Vp - p，输入摆率至少为 100V/µs，输入占空比为 50%，自偏置电压为 1.9 - 2.2V。

输出特性

不同输出类型（LVPECL、LVDS、CMOS）具有不同的频率范围和电气参数。例如，LVPECL 输出频率最高可达 1.8GHz（LTC6954 - 1， (DELAY = 0) ），差分电压在不同终止条件下有所差异；LVDS 输出频率在不同电流模式下分别可达 800MHz 和 1400MHz；CMOS 输出频率最高为 250MHz。

相位噪声和抖动

文档详细给出了不同输入频率和分频系数下的相位噪声和抖动数据，为设计人员评估时钟信号质量提供了重要依据。例如，在 (f_{IN} = 622.08MHz) ， (Mx[5: 0] = 1) 时，LVPECL 输出在 10Hz 偏移处的相位噪声为 -130dBc/Hz，12kHz 至 20MHz 积分带宽内的抖动为 20fsRMS。

四、操作原理详解

时钟分配

LTC6954 的时钟分配部分接收输入信号，根据所选的 LTC6954 型号和 OUTxSEL 引脚的连接，提供三种输出信号。每个输出路径包括输出分频器、输入时钟周期延迟块和输出驱动器。

输出分频器（M）

每个时钟分配路径都有一个 6 位输出分频器，可将输入频率按编程的分频系数 M 进行分频，M 可设置为 1 到 63 之间的任意整数。

输入时钟周期延迟（DEL）

输入周期延迟块用于与同步输入引脚 SYNC 配合，实现不同时钟输出的相位对齐。延迟周期可设置为 0 到 63 之间的任意整数。

EZSync 时钟输出同步

通过脉冲 CMOS 逻辑兼容的 SYNC 输入引脚，可轻松实现单个独立部件或多个部件的时钟输出同步。单个部件同步时，需要在 SYNC 输入上施加至少 1ms 持续时间的 CMOS 逻辑脉冲；多个部件同步时，所有部件需共享一个 SYNC 输入，且 SYNC 脉冲的偏斜不超过 10μs，持续时间至少为 1ms。

串行端口

LTC6954 通过 SPI 兼容的串行端口进行芯片控制，支持单字节和多字节传输，还具备寄存器地址自动递增功能，方便进行数据读写操作。

五、应用信息与设计要点

I/O 接口

• 输入缓冲：输入缓冲提供灵活的接口，可连接差分或单端频率源。输入信号频率最大为 1.4GHz（LTC6954 - 1 在 (DELAY = 0) 时为 1.8GHz），信号摆幅应小于 1.5VP - P，输入频率源应具有低相位噪声和至少 100V/µs 的摆率。
• LVPECL 输出：适用于频率高达 1.4GHz（LTC6954 - 1 在 (DELAY = 0) 时为 1.8GHz）的应用，输出驱动器的偏置和终端配置灵活。内部偏置适用于交流耦合应用，可减少外部无源元件；禁用内部偏置可使用标准的 LVPECL 偏置和终端网络。
• LVDS/CMOS 输出：LTC6954 - 2、LTC6954 - 3 和 LTC6954 - 4 可提供 LVDS 或 CMOS 输出。LVDS 输出模式下，输出电流有两种设置，可根据不同的终端配置和频率要求进行选择；CMOS 输出模式下，可通过编程 CMSINVx 位来控制输出相位。

电源供应

所有电源引脚（(V{A}^{+})、(V{D}^{+})、(V{IN}^{+})、(V{OUT0}^{+})、(V{OUT1}^{+})、(V{OUT2}^{+})）的供应范围为 3.15V 至 3.45V，应保持无噪声和纹波。建议使用低阻抗电源平面，并在每个引脚或引脚对附近使用陶瓷电容进行旁路。

PCB 布局

PCB 布局应确保数字信号和模拟信号分开，使用顶层接地填充和接地过孔隔离信号。输入和输出信号应使用传输线进行布线，走线应尽量短，以减少电容和干扰。

ADC 时钟应用

在 ADC 时钟应用中，LTC6954 的 LVPECL 输出推荐用于最佳相位噪声性能。为满足 ADC 采样时钟输入的要求，可采用近终端和远终端的传输线配置，以减少信号反射和噪声。

六、总结

LTC6954 凭借其低相位噪声、多输出、可编程性和 EZSync 同步功能，成为高速、高分辨率 ADC 时钟分配和低抖动时钟分配的理想选择。在实际设计中，工程师需要根据具体应用需求，合理选择输出类型、配置分频和延迟参数，并注意 PCB 布局和电源供应等方面的设计要点，以充分发挥 LTC6954 的性能优势。

你在使用 LTC6954 过程中遇到过哪些问题？或者对时钟分配器的设计有什么独特的见解？欢迎在评论区分享交流。