CS5371/CS5372：高性能低功耗ΔΣ调制器的卓越之选

在电子设计领域，对于高精度信号测量的需求日益增长，尤其是在地球物理和声学等应用场景中。Cirrus Logic公司的CS5371和CS5372 ΔΣ调制器，凭借其出色的性能和灵活的设计，成为了众多工程师的理想选择。今天，咱们就来深入探讨一下这两款调制器的特点和应用。

文件下载：CS5371-BSZR.pdf

一、核心特性速览

架构与性能

CS5371和CS5372采用了四阶ΔΣ架构，具有抗时钟抖动的能力。输入电压为5Vpp全差分，动态范围高，在215Hz带宽（2ms输出）下信噪比可达127dB，430Hz带宽（1ms输出）下为124dB。总谐波失真低，典型值为 -118dB，最大值为 -112dB。

功耗与封装

这两款调制器功耗极低，正常模式下每通道25mW，低功耗模式下每通道15mW。采用24引脚SSOP封装，尺寸小巧，适合对空间要求较高的设计。

通道与电源配置

支持单通道或多通道系统，CS5371适用于单通道系统，CS5372适用于双通道系统，还可组合实现三通道和四通道系统。电源配置灵活，支持单电源或双电源，如VA+ = +5V; VA - = 0V; VD = +3.3V到 +5V 或 VA+ = +2.5V; VA - = -2.5V; VD = +3.3V。

二、技术细节剖析

模拟特性

在模拟特性方面，动态范围和总谐波失真表现优异。在不同带宽和工作模式下，都能保持较高的信噪比和低失真。输入信号频率范围为DC - 1720Hz，输入电压范围为5Vp - p，具有良好的共模抑制比和通道串扰特性。

数字特性

数字特性上，输入输出电压和电流有明确的规范。高电平输入电压为0.6 * VD - VD，低电平输入电压为0 - 0.8V，输出电压和电流也有相应的限制。

绝对最大额定值

了解绝对最大额定值对于正确使用调制器至关重要。包括电源电压、输入输出电流、功耗、环境温度等都有明确的限制，使用时需严格遵守，避免损坏器件。

开关特性

开关特性方面，MCLK频率范围为0.1 - 2.2MHz，占空比为40 - 60%，抖动有一定的限制。信号的上升和下降时间也有规定，确保信号的稳定传输。

三、性能表现评估

满量程信号性能

通过1024点FFT图可以看出，在31.25Hz输入信号和1000SPS输出字速率下，CS5371/72调制器的满量程信号特性出色，谐波分量不超过 -120dB，信噪比为124.0dB，信号失真比为119.0dB。

噪声性能

在 -24dB输入信号和1000SPS输出字速率下，调制器的噪声特性优异，平均噪声分量始终低于 -150dB，动态范围为124.7dB。

四、信号输入设计要点

差分输入

采用差分输入方式，使用INR +/ - 和INF +/ - 四个引脚，能有效提高小信号的动态范围，降低输入放大器的增益要求。

抗混叠滤波器

为确保调制器的稳定性和性能，必须对输入信号进行带宽限制。推荐使用简单的单极点低通抗混叠滤波器，其 -3dB截止频率应根据调制器采样时钟进行设置。在正常模式下，MCLK = 2.048MHz时，采样时钟为512kHz， -3dB截止频率为8kHz；低功耗模式下，MCLK = 1.024MHz时，采样时钟为256kHz， -3dB截止频率为4kHz。

输入阻抗

由于采用动态开关电容输入架构，输入阻抗会随MCLK变化。粗糙输入阻抗约为24kΩ，精细输入的有效输入阻抗远高于粗糙输入。

最大信号电平

调制器为四阶，条件稳定。若模拟输入超出满量程5%以上，可能会进入振荡状态。此时，MFLAG引脚会发出错误信号，需将输入信号降低到满量程范围内至少32个MCLK周期，调制器才能恢复稳定。

五、输入偏移处理

偏移启用

当模拟输入接近共模电压时，可通过OFST引脚消除空闲音调。OFST = 1时，会向调制器模拟输入添加 -50mV的差分偏移，将空闲音调移出测量带宽。

偏移漂移

偏移漂移特性受器件和电源电压变化影响。为最小化偏移漂移，应使用稳定的电源，并选择2.048MHz的MCLK。在2.048MHz MCLK下，偏移漂移约为5ppm/°C。

六、电压参考输入考量

参考配置

调制器设计使用2.5V电压参考，可获得最高的动态范围和最佳的信噪比。在单电源配置中，参考输出连接到VREF + 引脚，VREF - 引脚接地；双电源配置中，参考由VA + 和VA - 供电，VREF + 连接参考输出，VREF - 连接VA - 。

输入阻抗

VREF + 引脚的输入阻抗与模拟信号输入阻抗计算方式类似，2.048MHz MCLK时约为24kΩ。

增益精度和漂移

增益精度受电压参考输入变化影响，为最小化增益误差，参考应具有低输出阻抗。增益漂移约为5ppm/°C，不受采样率和电源变化影响。

七、数字滤波器接口

调制器时钟

CS5371/72调制器需要在MCLK引脚提供CMOS兼容时钟，MCLK内部除以4生成调制器采样时钟。MCLK的带内抖动应小于300ps，频率范围为100kHz - 2.2MHz。较高的MCLK速率可提高动态范围，较低的MCLK速率可改善总谐波失真。

调制器数据

调制器通过MDATA引脚输出ΔΣ串行比特流，比特率由调制器采样时钟决定。无信号输入时，MDATA输出的1密度为50%；正满量程为86%，负满量程为14%。

调制器同步

MSYNC信号用于同步模拟采样时刻和数字输出比特流。上升沿触发，重置内部MCLK计数器分频器，确保采样时刻和数据输出与外部系统同步。

调制器标志

当模拟输入超出满量程5%以上，调制器可能不稳定，MFLAG引脚会从低电平变为高电平，指示错误状态。输入信号需在满量程范围内至少32个MCLK周期，调制器才能恢复稳定。

八、电源模式选择

正常功率模式

LPWR = 0，MCLK = 2.048MHz时，每通道功耗25mW，性能最佳，适用于对转换精度要求高的场合。

低功率模式

LPWR = 1，MCLK = 1.024MHz时，每通道功耗15mW，但动态范围会降低3dB，适用于对功耗要求较高的场景。

电源关闭模式

PWDN = 1，MCLK有效时，所选调制器通道停止工作，功耗降至1mW。

微功率模式

PWDN = 1，MCLK = 0时，调制器进入微功率模式，功耗仅为10µW。

九、电源供应设计

电源配置

支持单电源和双电源配置，需满足(VA +) - (VA -) < 6.8V和(VD) - (VA -) < 7.6V的条件。与数字滤波器配合使用时，调制器数字电源VD与滤波器I/O电源的电压差应不超过0.3V。

电源旁路

模拟和数字电源引脚应使用0.01µF和10µF电容或单个0.1µF电容进行去耦。

SCR锁存考虑

VA - 引脚应连接到最负的电源电压，以防止SCR锁存。模拟输入应进行电压限制，可使用反向偏置的肖特基二极管或限制输入电流。

DC - DC转换器考虑

对于电池供电的系统，应选择数字滤波器能抑制的频率来操作DC - DC转换器，以减少干扰。

电源抑制

调制器的电源抑制具有频率依赖性，数字滤波器对高于其截止频率的电源噪声抑制能力达130dB以上，DC - 数字滤波器截止频率之间的抑制能力约为90dB。

十、引脚说明

CS5371引脚

包括电源引脚、模拟输入引脚、数字输入引脚和数字输出引脚，每个引脚都有明确的功能和作用。

CS5372引脚

与CS5371类似，但增加了第二通道的相关引脚，可实现双通道信号处理。

十一、总结

CS5371和CS5372 ΔΣ调制器以其高性能、低功耗、灵活的配置和小巧的封装，为地球物理和声学等应用提供了优秀的解决方案。在设计过程中，工程师需要根据具体需求合理选择电源模式、配置输入输出接口，并注意信号处理和电源供应的细节，以充分发挥调制器的性能优势。大家在实际应用中遇到过哪些问题呢？欢迎在评论区分享交流。