探索AK5552：2通道差分32位ΔΣ ADC的卓越性能与应用

在当今数字化音频系统的浪潮中，高性能的A/D转换器是实现优质音频处理的关键。Asahi KASEI的AK5552作为一款2通道差分32位ΔΣ ADC，凭借其出色的性能和丰富的功能，在音频领域展现出了强大的竞争力。今天，我们就来深入了解一下这款产品。

文件下载：AK5552VN.pdf

产品概述

AK5552属于AK555x系列，专为数字音频系统打造。它具备32位分辨率和768 kHz的采样率，能够实现115 dB的动态范围和106 dB的S/(N+D)，同时还保持了低功耗的优势。该芯片集成了2通道A/D转换器，适用于混音器和多通道录音机等设备。此外，它还集成了四种数字滤波器，可根据音质偏好进行选择，并且支持TDM音频格式，方便与DSP连接，同时还支持高达11.2MHz的DSD输出。通过通道求和模式，能够进一步提升动态范围性能，在2对1模式下，动态范围可提高至118 dB。

产品特性

电气特性

• 采样率：支持8 kHz - 768 kHz的宽采样率范围，能够满足不同音频应用的需求。
• 输入：采用全差分输入，有效抑制共模干扰，提高信号质量。
• S/(N+D)和DR：S/(N+D)达到106 dB，动态范围（DR）为115 dB（2对1模式下为118 dB），S/N同样为115 dB（2对1模式下为118 dB），确保了高保真的音频转换。
• 内部滤波器：提供四种类型的LPF和数字HPF，可根据具体应用选择合适的滤波器特性。
• 电源：模拟电源为4.5 - 5.5 V，数字电源根据LDOE引脚设置，可为1.7 - 1.98 V或3.0 - 3.6 V。

  输出格式

• PCM模式：支持24/32位MSB对齐，I2S或TDM格式。
• DSD模式：支持DSD Native 64、128、256格式。

  其他特性

• TDM模式：通过优化的数据放置模式，实现TDM模式下的最大时隙效率。
• 级联TDM I/F：支持TDM512（fs = 48 kHz）、TDM256（fs = 96 kHz或48 kHz）、TDM126（fs = 192 kHz、96 kHz或48 kHz）。
• 操作模式：具备主模式和从模式，可灵活适应不同的系统架构。
• 检测功能：拥有输入溢出标志检测功能，方便监测输入信号状态。
• 串行接口：支持3线串行和I2C μP I/F，引脚设置灵活。
• 功耗：在AVDD = 5.0 V，TVDD = 3.3 V，fs = 48 kHz的条件下，功耗仅为83 mW。
• 封装：采用48引脚QFN封装，节省电路板空间。

引脚配置与功能

AK5552的引脚配置丰富且复杂，每个引脚都有其特定的功能。例如，AIN1P和AIN1N、AIN2P和AIN2N分别为通道1和通道2的正负输入引脚；MCLK为主时钟输入引脚，为芯片提供时钟信号；TDMIN/DSDOR1在PCM模式下为TDM数据输入引脚，在DSD模式下为AIN2的音频串行数据输出引脚等。同时，对于未使用的引脚，在PCM模式和DSD模式下都有相应的处理方式，如将模拟未使用引脚连接到AVSS，数字未使用引脚连接到DVSS等，以确保芯片的稳定运行。

性能指标

模拟特性

在典型工作条件下（Ta = 25°C，AVDD = 5.0 V，TVDD = 3.3 V，fs = 48 kHz，BICK = 64 fs，信号频率 = 1 kHz，24位数据），该芯片展现出了优秀的模拟性能。分辨率达到32位，输入电压范围为±2.7 - ±2.9 Vpp，不同采样率和输入电平下的S/(N+D)和S/N表现良好。例如，在fs = 48 kHz，BW = 20 kHz，-1dBFS输入时，S/(N+D)为106 dB。此外，输入电阻在DSD 64fs模式下会加倍，通道间隔离度达到110 - 120 dB，电源抑制比为60 dB，通道间增益失配小于0.5 dB。在电源电流方面，正常工作时AVDD + VREFH1、TVDD（fs = 48 kHz）等有相应的电流值，在电源关闭模式下电流大幅降低。

滤波器特性

AK5552的数字滤波器特性根据不同的采样率和滤波器类型有所不同。以fs = 48 kHz为例，对于SHARP ROLL - OFF滤波器，通带为0 - 24.4 kHz（+0.001/ - 0.06 dB），阻带为27.9 kHz，阻带衰减为85 dB，群延迟失真在0 - 20.0 kHz范围内为0，群延迟为19（1/fs）。不同的滤波器类型（如SLOW ROLL - OFF、SHORT DELAY SHARP ROLL - OFF、SHORT DELAY SLOW ROLL - OFF）在通带、阻带、阻带衰减、群延迟失真和群延迟等方面都有各自的特点，并且这些特性会随着采样率的变化而按比例缩放。

直流特性

在不同的TVDD电压范围（3.0 - 3.6 V和1.7 - 1.98 V）下，芯片的高电平输入电压、低电平输入电压、高电平输出电压和低电平输出电压都有相应的规定。例如，当TVDD = 3.0 - 3.6 V时，高电平输入电压为70%TVDD，低电平输入电压为30%TVDD；当TVDD = 1.7 - 1.98 V时，高电平输入电压为80%TVDD，低电平输入电压为20%TVDD。同时，输入泄漏电流最大为±10 μA。

开关特性

芯片的开关特性包括主时钟定时、LRCK频率、音频接口定时等方面。主时钟频率范围为2.048 - 49.152 MHz，占空比为45 - 55%。LRCK频率在不同的工作模式（如正常模式、TDM128模式、TDM256模式、TDM512模式）和速度模式（如正常速度、双倍速度、四倍速度等）下有不同的取值范围，并且在主模式和从模式下也有所差异。音频接口定时则规定了BICK周期、BICK脉冲宽度、LRCK与BICK的时间关系等参数，以确保数据的准确传输。

功能描述

数字核心电源

AK5552的数字核心由1.8 V电源供电。通常情况下，该电压由内部LDO从用于数字接口的TVDD（3.3 V）生成。通过设置LDOE引脚为“H”可开启内部LDO；当TVDD为1.8 V时，将LDOE引脚设置为“L”，并从VDD18引脚外部提供1.8 V电源。

输出模式

该芯片能够输出PCM或DSD数据，通过DP引脚或DP位选择输出模式。在更改PCM/DSD模式时，需设置PW2引脚 = PW1引脚 = PW0引脚 = "L"或RSTN位 = "0"或PW2 - 1位 = "00"来重置所有通道。在PCM模式下，通过BICK和LRCK从SDTO1引脚输出数据；在DSD模式下，通过DCLK从DSDOL1和DSDOR1引脚输出DSD数据。

主模式和从模式

在PCM模式下，AK5552需要主时钟（MCLK）、音频串行数据时钟（BICK）和输出通道时钟（LRCK）。主模式和从模式均可使用，通过MSN引脚控制。当MSN引脚为“H”时，芯片处于主模式，内部从MCLK输入生成BICK和LRCK时钟并从相应引脚输出；当MSN引脚为“L”时，芯片处于从模式。在DSD模式下，仅支持主模式，需要MCLK，芯片从MCLK输入生成DCLK，并使DSD数据输出与DCLK同步。

系统时钟

PCM模式

在PCM模式下，外部系统时钟包括MCLK、BICK和LRCK。MCLK频率根据LRCK频率和操作模式确定，可通过CKS3 - 0引脚设置采样频率与MCLK的频率比。在更改时钟模式或音频接口格式时，需要重置所有通道。同时，芯片集成了LRCK相位检测电路，在从模式下若内部时序失步，会自动重置并重新同步相位。在同步多个AK5552时，需按特定的顺序操作，先停止系统时钟，将PDN引脚设置为“L”再到“H”使所有芯片处于重置状态，在重置状态下进行引脚或寄存器设置，最后输入相同的系统时钟。

DSD模式

在DSD模式下，仅支持主模式，外部时钟仅需MCLK。芯片从MCLK输入生成DCLK，DSD数据输出与DCLK同步。必要的MCLK频率为512fs和768fs（fs = 32 kHz，44.1 kHz，48 kHz），可通过DCKS引脚（位）更改MCLK频率。上电后退出重置状态（PDN引脚从“L”到“H”），在输入MCLK之前，芯片处于电源关闭状态。

音频接口格式

PCM模式

在PCM模式下，可通过TDM1 - 0引脚（位）、MSN引脚和DIF1 - 0引脚（位）选择48种音频接口格式。串行数据采用MSB优先的2补码格式。在主模式下，SDTO1在BICK的下降沿输出数据；在从模式下，当8 kHz ≤ fs ≤ 216 kHz时，SDTO1在BICK的下降沿输出数据，其他条件下在BICK的上升沿输出数据以补偿延迟。音频接口格式分为正常模式、TDM128模式、TDM256模式和TDM512模式，通过TDM1 - 0引脚（位）选择。不同模式下，BICK频率和数据位长度有不同的要求，可根据具体应用进行设置。

DSD模式

DSD输出仅在主模式下可用。通过设置DSDSEL1 - 0引脚（位）可选择DCLK频率为64fs、128fs或256fs。设置PMOD引脚 = “H”或PMOD位 = “1”可使芯片进入相位调制模式，但DCLK频率为256fs时不支持该模式。DCKB位控制DCLK极性。

通道求和与最优数据放置模式

通道求和

通道求和功能通过对输入相同信号的多通道A/D数据进行平均，提高了动态范围和S/N性能。AK5552支持2对1模式（单声道模式），在此模式下，通过对两个通道进行平均，动态范围和S/N可提高3 dB（DSD模式下为2 dB）；非求和模式（立体声模式）则不执行求和操作。

最优数据放置模式

在并行控制模式下，通过ODP引脚设置控制分配到SDTO1时隙的数据。当ODP引脚为“L”时，采用固定数据放置模式，通道数据时隙分配固定；当ODP引脚为“H”时，采用最优数据放置模式，可更有效地利用数据时隙，减少通道求和的数据冗余，提高级联连接的设备数量。在串行控制模式下，无论ODP引脚设置如何，数据输出均为最优数据放置模式。

通道电源关闭与通道求和模式

并行模式

在并行模式下，通过PW2 - 0引脚和ODP引脚设置控制通道电源关闭和通道求和模式。更改ODP引脚和PW2 - 0引脚时，需将PDN引脚设置为“L”。通过设置未使用的通道为电源关闭状态，可降低设备功耗，此时电源关闭的通道电路将被重置。当ODP引脚为“L”时，PW2 - 0引脚控制通道电源关闭和2对1模式；当ODP引脚为“H”时，芯片进入最优数据放置模式，PW2 - 0引脚同样控制电源关闭和2对1模式。

串行模式

在3线串行模式或I2C模式下，PW1 - 2位独立控制AIN1 - 2通道的电源。当PWn位 = "0"（n = 1 - 2）时，AINn通道电源关闭；当PWn位 = “1”时，AINn通道正常工作。电源关闭的通道处于重置状态，输出全“0”。2对1模式由MONO2 - 1位控制，更改MONO1 - 2位和PW1 - 2位设置时，RSTN位必须为“0”。

数据时隙配置

PCM模式

在PCM模式下，LRCK周期为1/fs，不同的输出模式（正常输出、TDM128、TDM256、TDM512）下，SDTO1引脚的数据时隙分配有所不同。

DSD模式

在DSD模式下，LRCK周期同样为1/fs，DSDOL1引脚和DSDOR1引脚分别对应不同的数据时隙。

数字滤波器设置与数字HPF

数字滤波器设置

AK5552具有四种数字滤波器，可通过SD引脚（位）和SLOW引脚（位）选择。在OCT速度模式、HEX速度模式和DSD模式下，滤波器设置无效。

数字HPF

芯片具有用于消除DC偏移（包括内部偏移）的数字高通滤波器，通过设置HPFE引脚（位） = “H (1)”可启用该滤波器。在fs = 48 kHz（正常速度模式）、96 kHz（双倍速度模式）或192 kHz（四倍速度模式）时，高通滤波器的截止频率固定为1.0 Hz。在OCT速度模式、HEX速度模式和DSD模式下，HPFE引脚设置无效，更改高通滤波器设置时需在所有通道重置状态下进行。

溢出检测

PCM模式

在PCM模式下，AK5552具有模拟输入溢出检测功能。当AIN1 - 2通道中的任何一个溢出（超过 - 0.3 dBFS）时，OVF引脚输出“H”；当模拟输入溢出问题解决后，OVF引脚返回“L”。溢出模拟输入的OVF输出与ADC具有相同的群延迟。

DSD模式

在DSD模式下，当任何通道的DSD调制器溢出时，OVF引脚输出“H”；溢出问题解决后，OVF引脚返回“L”。

LDO控制

根据TVDD电压范围，通过LDOE引脚设置LDO的开关状态。当TVDD = 1.7 - 1.98 V时，LDO关闭（LDOE引脚 = "L"），需从VDD18引脚为内部逻辑电路提供1.7 - 1.98 V电源，且TVDD与VDD18的电压差必须在±0.1 V以内；当TVDD = 3.0 - 3.6 V时，LDO开启（LDOE引脚 = "H"），为内部逻辑电路供电，VDD18引脚作为稳定电容的连接端子，不能为外部电路供电。

重置与电源关闭功能

重置

在上电或更改时钟设置或时钟频率时，必须重置AK5552。可通过PDN引脚和PW2 - 0引脚或RSTN位和PW4 - 1位进行重置。

电源关闭功能

将PDN引脚设置为“L”可使芯片进入电源关闭模式，同时数字滤波器被重置。在PCM模式的从模式下，设置PDN引脚为“H”后，输入MCLK、BICK和LRCK可释放内部电源关闭信号；在主模式下，设置PDN引脚为“H”后，输入MCLK可释放内部电源关闭信号。初始化周期开始，在从模式下退出电源关闭模式后583 × 1/fs，SDTO的输出数据有效；在主模式下退出电源关闭模式后578 × 1/fs，输出数据有效。在初始化期间，两个通道的ADC数字输出为2补码格式并强制为“0”，初始化结束后，ADC输出稳定到对应输入信号的数据，此稳定过程大约需要群延迟时间。在DSD模式下，设置PDN引脚为“H”后，输入MCLK可释放内部电源关闭信号，初始化操作将在583/fs内完成，DSD输出引脚在电源关闭和初始化操作期间输出“L”（ - 满量程数据）。

操作模式控制与寄存器控制接口

操作模式控制

AK5552的操作模式通过引脚或寄存器设置。在并行模式下，通过引脚设置操作模式，寄存器设置无效；在串行控制模式下，寄存器设置优先，除MSN引脚设置外，所有引脚设置将被忽略。通过I2C引脚和PSN引脚选择控制模式，包括3线串行、I2C总线和并行模式。

寄存器控制接口

3线串行控制模式

在3线串行控制模式（I2C引脚