探索ICS9FG104E：PCIe Gen1/2、USB3.0等设备的频率生成器解决方案

在电子设备的设计中，频率生成器扮演着至关重要的角色，它为各种高速接口提供稳定的时钟信号，确保设备的正常运行。今天，我们就来深入了解一下瑞萨（Renesas）的ICS9FG104E频率生成器，看看它是如何满足PCIe Gen1/2、USB3.0、QPI和SATA等设备需求的。

文件下载：9FG104EGLF.pdf

一、ICS9FG104E概述

ICS9FG104E是一款能够提供4对差分HCSL输出的频率生成器，可用于驱动PCIe Gen1/2、SATA和USB3.0设备。它具有灵活的输入选项，既可以使用14.31818 MHz或25 MHz的晶体，也可以由参考输入时钟驱动。该器件的输出具有小于50 ps的周期抖动和小于35 ps的输出间偏移，能为系统提供高精度的时钟信号。

二、主要特性与优势

2.1 输出特性

• 4对HCSL差分输出：能够满足多个设备对时钟信号的需求，为不同的接口提供稳定的时钟。
• 1个3.3V REF输出：输出频率取决于所使用的晶体，可为系统提供参考时钟。

2.2 功能特性

• 频率生成：可以从14.318MHz或25MHz的输入生成常见的频率，满足不同设备的时钟要求。
• 灵活的输入方式：支持晶体或参考输入，方便设计师根据实际需求进行选择。
• 低抖动和偏移：周期抖动小于50 ps，输出间偏移小于35 ps，确保时钟信号的稳定性和准确性。
• 支持多种接口：能够支持Serial - ATA在100MHz的工作频率，适用于多种高速接口。
• 两种扩频模式：-0.5%下扩频和+/-0.25%中心扩频，可有效降低电磁干扰（EMI）。
• 31.5KHz扩频调制率：通过USB3兼容性测试，确保在USB3.0设备中的稳定运行。
• 电源管理：未使用的输出可以在驱动或高阻状态下禁用，有助于降低功耗。
• 工业温度版本：支持嵌入式应用，适用于更广泛的工作环境。

三、关键规格参数

3.1 抖动和偏移

• 周期抖动：小于50 ps，保证时钟信号在每个周期内的稳定性。
• 相位抖动：PCIe Gen1/2小于3 ps rms，确保PCIe接口的高速稳定运行。
• 输出间偏移：小于35 ps，减少不同输出之间的时间差异。

3.2 频率精度

• 输出时钟的频率精度为+/-300 ppm，在扩频关闭时，所有输出频率的精度为+/-50 ppm，保证了时钟信号的准确性。

四、引脚配置与功能

4.1 引脚配置

ICS9FG104E共有28个引脚，包括晶体输入、电源、输出、频率选择等引脚。具体的引脚配置如下表所示：	XIN/CLKIN	1		28 VDDA
X2	2		27 GNDA
VDD	3		26 IREF
GND	4		25 vFS0
REFOUT	5		24 vFS1
vFS2	6		23 DIF_0
DIF_3	7		22 DIF_0#
DIF_3#	8		21 VDD
VDD	9	9FG104E	20 GND
GND 10			19 DIF_1
DIF_2 11			18 DIF_1#
DIF_2# 12			17 ^SEL14M_25M#
SDATA 13			16 vSPREAD
SCLK 14			15 DIF_STOP#

4.2 引脚功能

• XIN/CLKIN：晶体输入或参考时钟输入引脚。
• X2：晶体输出引脚，标称频率为14.318MHz。
• VDD：电源引脚，标称电压为3.3V。
• GND：接地引脚。
• REFOUT：参考时钟输出引脚。
• vFS2、vFS1、vFS0：频率选择引脚，用于选择输出频率。
• DIF_3、DIF_3#、DIF_2、DIF_2#、DIF_1、DIF_1#、DIF_0、DIF_0#：0.7V差分时钟输出引脚。
• SDATA：SMBus电路的数据引脚，3.3V耐压。
• SCLK：SMBus电路的时钟引脚，5V耐压。
• DIF_STOP#：低电平有效输入，用于停止差分输出时钟。
• vSPREAD：异步、高电平有效输入，用于启用扩频功能。
• ^SEL14M_25M#：选择14.31818 MHz或25 MHz的输入频率。
• IREF：为差分电流模式输出对建立参考电流，需要连接一个固定精度的电阻到地。
• GNDA：PLL核心的接地引脚。
• VDDA：PLL核心的3.3V电源引脚。

五、频率选择

ICS9FG104E通过SEL14M_25M#（FS3）、vFS2、vFS1、vFS0这4个引脚的不同组合来选择输出频率，具体的频率选择表如下：	SEL14M_25M# (FS3)				FS2 FS1 FS0 OUTPUT(MHz)
0	0	0	0	100.00
0	0	0	1	125.00
0	0	1	0	133.33
0	0	1	1	166.67
0	1	0	0	200.00
0	1	0	1	266.00
0	1	1	0	333.00
0	1	1	1	400.00
1	0	0	0	100.00
1	0	0	1	125.00
1	0	1	0	133.33
1	0	1	1	166.67
1	1	0	0	200.00
1	1	0	1	266.00
1	1	1	0	333.00
1	1	1	1	400.00

设计师可以根据实际需求，通过设置这些引脚的电平来选择合适的输出频率。

六、SMBus接口

ICS9FG104E支持SMBus串行接口，通过该接口可以对器件进行配置和控制。下面分别介绍写入和读取操作的步骤：

6.1 写入操作

• 控制器发送起始位。
• 控制器发送写入地址。
• IDT时钟进行确认。
• 控制器发送起始字节位置N。
• IDT时钟进行确认。
• 控制器发送字节计数X。
• IDT时钟进行确认。
• 控制器开始发送从字节N到字节N + X - 1的数据。
• IDT时钟对每个字节进行确认。
• 控制器发送停止位。

6.2 读取操作

• 控制器发送起始位。
• 控制器发送写入地址。
• IDT时钟进行确认。
• 控制器发送起始字节位置N。
• IDT时钟进行确认。
• 控制器发送单独的起始位。
• 控制器发送读取地址。
• IDT时钟进行确认。
• IDT时钟发送数据字节计数X。
• IDT时钟发送字节N + X - 1。
• IDT时钟发送从字节0到字节X的数据（如果X(H)被写入字节8）。
• 控制器需要对每个字节进行确认。
• 控制器发送非确认位。
• 控制器发送停止位。

七、电气特性

ICS9FG104E的电气特性涵盖了多个方面，包括参考时钟、差分相位抖动、输入/电源/通用输出参数以及DIF 0.7V电流模式差分对等。这些特性确保了器件在不同工作条件下的性能稳定。例如，在参考时钟方面，输出高电压、低电压、上升时间、下降时间、占空比和抖动等参数都有明确的规定；在差分相位抖动方面，针对不同的接口（如PCIe Gen1/2、QPI等）有不同的抖动要求。

八、应用建议

8.1 布局布线

在进行PCB布局布线时，需要注意差分信号的路由。例如，对于DIF参考时钟，推荐采用非耦合50ohm走线和耦合100ohm差分走线，并对不同长度的走线有具体的要求。同时，还给出了LVDS和其他常见差分信号的替代端接方案以及电缆连接交流耦合应用的组件值。

8.2 电源管理

通过SMBus接口可以对未使用的输出进行禁用，以降低功耗。同时，在DIF_STOP#引脚的操作上，也有相应的控制策略，确保在需要时停止或恢复差分输出时钟。

九、总结

ICS9FG104E是一款功能强大、性能出色的频率生成器，适用于PCIe Gen1/2、USB3.0、QPI和SATA等多种高速接口设备。它具有灵活的输入方式、低抖动和偏移、支持多种扩频模式等优点，能够为系统提供稳定、准确的时钟信号。通过合理的布局布线和电源管理，设计师可以充分发挥该器件的性能，满足不同应用场景的需求。在实际设计中，你是否遇到过类似频率生成器的应用挑战？又是如何解决的呢？欢迎在评论区分享你的经验。