Atmel AT17LVxxxA FPGA配置EEPROM：特性、应用与技术解析

在FPGA（现场可编程门阵列）的应用中，配置存储器是至关重要的一部分，它负责存储FPGA的配置程序，确保FPGA能够按照预期的功能运行。Atmel的AT17LVxxxA系列FPGA配置EEPROM就是这样一款具有高性能和广泛适用性的产品。今天，我们就来详细探讨一下这款产品的特性、应用以及相关的技术细节。

文件下载：AT17LV512A-10PU.pdf

一、产品概述

AT17LVxxxA系列包括AT17LV65A、AT17LV128A、AT17LV256A、AT17LV512A、AT17LV010A和AT17LV002A等型号。其中，AT17LV65A、AT17LV128A和AT17LV256A已不推荐用于新设计，被AT17LV512A所取代。该系列产品主要用于存储Altera® FLEX®和APEX™等FPGA的配置程序，支持3.3V和5V两种工作电压，采用2线总线进行系统内编程（ISP），具有简单的接口和低功耗等优点。

二、产品特性

存储容量多样

提供多种存储容量选择，包括65,536 x 1-bit、131,072 x 1-bit、262,144 x 1-bit、524,288 x 1-bit、1,048,576 x 1-bit和2,097,152 x 1-bit，能够满足不同FPGA的配置需求。

电压兼容性

支持3.3V和5.0V两种工作电压，适用于不同的系统环境，提高了产品的通用性。

系统内编程

通过2线总线实现系统内编程（ISP），方便用户在不拆卸芯片的情况下对其进行编程和配置，提高了开发效率。

简单接口

与SRAM FPGAs具有简单的接口，能够与多种FPGA设备兼容，如Altera FLEX、APEX设备、ORCA® FPGAs、Xilinx® XC3000、XC4000、XC5200、Spartan®、Virtex™ FPGAs以及Motorola MPA1000 FPGAs等。

可级联读取

支持级联读取功能，可用于支持额外的配置或更高密度的阵列，满足复杂系统的需求。

低功耗CMOS EEPROM工艺

采用低功耗CMOS EEPROM工艺，降低了产品的功耗，延长了设备的使用寿命。

可编程复位极性

用户可以通过编程四个EEPROM字节来选择复位功能的极性，增加了产品的灵活性。

多种封装形式

提供8-lead PDIP和20-lead PLCC两种封装形式，且引脚在产品系列内兼容，方便用户进行设计和布局。

模拟AT24C串行EEPROM

能够模拟Atmel AT24C串行EEPROM，方便用户进行替换和升级。

低功耗待机模式

当nCS被置为高电平时，产品进入低功耗待机模式，在3.3V电压下电流消耗小于150μA，进一步降低了功耗。

高可靠性

具有100,000次的写入循环耐力和90年的数据保留时间（工业级部件在85°C下），保证了产品的可靠性和稳定性。

环保封装

提供绿色（无铅/无卤化物/符合RoHS标准）封装选项，符合环保要求。

三、引脚配置与描述

AT17LVxxxA系列产品的引脚具有不同的功能，以下是一些主要引脚的描述：

• DATA：配置数据输出引脚，采用三态输出，编程时为开漏双向引脚。
• DCLK：时钟输出或输入引脚，上升沿会使内部地址计数器递增，并将下一位数据呈现到DATA引脚。
• WP1：写保护引脚，用于在编程时保护部分存储器，默认情况下由于内部下拉电阻而禁用，仅在AT17LV512A/010A/002A上可用。
• RESET/OE：复位（低电平有效）/输出使能（高电平有效）引脚，逻辑极性可编程，用户在编程时需根据Altera应用将其编程为高电平有效（复位低电平有效）。
• WP：写保护输入引脚，仅在编程时（SER_EN低电平）有效，当WP为低电平时，整个存储器可写入；当WP为高电平时，存储器的最低块不能写入，仅在AT17LV65A/128A/256A设备上可用。
• nCS：芯片选择输入引脚，低电平有效，用于控制地址计数器和数据输出。
• GND：接地引脚，建议在VCC和GND之间连接一个0.2μF的去耦电容。
• nCASC：级联选择输出引脚，低电平有效，当地址计数器达到最大值时输出低电平，用于级联配置，AT17LV65A（NRND）不具备此功能。
• A2：设备选择输入引脚，用于在编程时启用或选择设备，具有内部下拉电阻。
• READY：开漏复位状态指示引脚，上电复位期间驱动低电平，上电完成后释放。
• SER_EN：串行使能引脚，在FPGA加载操作期间必须保持高电平，将其拉低可启用2线串行编程模式。
• VCC：电源引脚，支持3.3V（±10%）和5.0V（±10%）的电源供应。

四、工作模式

FPGA主串行模式

在主模式下，FPGA会自动从外部存储器加载配置程序。AT17LVxxxA系列产品设计为与主串行模式兼容，能够为FPGA提供配置数据。

配置控制

FPGA设备与AT17LVxxxA串行EEPROM之间的连接简单明了。AT17LVxxxA配置器的DATA输出驱动FPGA设备的DIN，主FPGA的DCLK输出或外部时钟源驱动AT17LVxxxA配置器的DCLK输入，AT17LVxxxA配置器的nCASC输出驱动级联链中下一个配置器的nCS输入，SER_EN必须连接到VCC（ISP期间除外）。

级联配置

对于多个FPGA以菊花链方式配置或需要更大配置存储器的情况，级联配置器可以提供额外的存储器。当第一个配置器的最后一位数据被读取后，下一个时钟信号会使该配置器的nCASC输出为低电平，并禁用其DATA线驱动器，第二个配置器会识别其nCS输入的低电平并启用其DATA输出。配置完成后，如果每个配置器的RESET/OE被驱动为低电平，则所有级联配置器的地址计数器将被复位；如果不希望复位地址计数器，则可将RESET/OE输入连接到高电平。需要注意的是，AT17LV65A（NRND）不具备级联配置功能。

复位极性编程

AT17LVxxxA配置器允许用户将RESET/OE引脚的极性编程为RESET/OE或RESET/OE，该功能由行业标准的编程算法支持。

编程模式

将SER_EN拉低可进入编程模式，在该模式下，芯片可通过2线串行总线进行编程，编程在VCC电源下进行，芯片内部会生成编程超电压。

待机模式

当nCS被置为高电平时，AT17LVxxxA进入低功耗待机模式，此时配置器在3.3V电压下的电流消耗小于150μA，输出保持高阻抗状态，不受RESET/OE输入状态的影响。

五、电气规格

绝对最大额定值

需要注意的是，超过绝对最大额定值的应力可能会对设备造成永久性损坏，这只是一个应力额定值，并不意味着设备在这些或其他超出工作条件的情况下能够正常工作。长时间暴露在绝对最大额定值条件下可能会影响设备的可靠性。

工作条件

该系列产品在工业温度范围（-40°C至+85°C）内，3.3V电源的工作电压范围为3.0V至3.6V，5.0V电源的工作电压范围为4.5V至5.5V。

DC特性

不同型号的产品在不同电源电压下的DC特性有所不同，包括高电平输入电压、低电平输入电压、高电平输出电压、低电平输出电压、电源电流（有源模式和待机模式）以及输入或输出泄漏电流等参数。

AC特性

AC特性包括OE到数据延迟、CE到数据延迟、CLK到数据延迟、数据保持时间、CE或OE到数据浮动延迟、CLK低时间、CLK高时间、CE设置时间、CE保持时间、OE高时间以及最大输入时钟频率等参数。不同电源电压和级联情况下的AC特性也有所差异。

热阻系数

不同封装类型的产品具有不同的热阻系数，如8P3（塑料双列直插封装）和20J（塑料J形引脚芯片载体封装）。

六、订购信息

AT17LVxxxA系列产品提供不同的存储容量和封装选项，用户可以根据自己的需求选择合适的产品。例如，512-Kbit的AT17LV512A有20J和8P3两种封装，1-Mbit的AT17LV010A和2-Mbit的AT17LV002A也有相应的封装选项。需要注意的是，该系列产品不支持JTAG编程，采用2线串行接口进行系统内编程。

七、总结

Atmel的AT17LVxxxA系列FPGA配置EEPROM具有多种特性和功能，能够满足不同FPGA的配置需求。其支持多种工作电压、可级联读取、低功耗等优点，使其在FPGA应用中具有广泛的适用性。在设计过程中，工程师需要根据具体的应用场景和需求，合理选择产品的型号和封装，并注意引脚配置、工作模式和电气规格等方面的要求，以确保系统的稳定性和可靠性。你在使用这款产品的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。