5V集成高速ADC/四DAC系统AD7339：技术解析与设计要点

在电子设计领域，模数转换器（ADC）和数模转换器（DAC）是至关重要的组件，它们在信号处理、通信、仪器仪表等众多领域发挥着关键作用。今天，我们将深入探讨一款功能强大的5V集成高速ADC/四DAC系统——AD7339，了解其特性、功能及设计要点。

文件下载：AD7339BSZ-REEL.pdf

一、AD7339的特性亮点

1. 丰富的转换功能

AD7339包含一个8位并行A - D转换器、两个8位并行DAC以及两个8位串行DAC，为设计提供了多样化的转换选择，能满足不同应用场景的需求。

2. 单电源供电

该芯片采用单 +5V电源供电，降低了电源设计的复杂度，同时片上集成了2.5V的带隙基准，为转换提供了稳定的参考电压。

3. 低功耗设计

除基准外，每个部分都可以单独断电，有效降低了功耗，提高了能源利用效率。

4. 封装形式

采用52引脚的PQFP封装，方便在电路板上进行布局和焊接。

二、详细功能描述

1. ADC部分

• 架构：ADC由跟踪保持放大器和闪存A - D转换器组成。跟踪保持放大器的输入带宽远大于ADC的奈奎斯特速率，能准确将输入频率转换为8位精度的数字信号。在ADCCLK的上升沿，跟踪保持放大器从跟踪模式切换到保持模式。
• 输入要求：ADC接受2V p - p的模拟输入，内部偏置电压为1.4V。若输入信号偏置为1.4V，可采用直流耦合；否则，需使用1nF电容进行交流耦合。

  2. 并行DAC部分

• 电路结构：每个并行DAC由电流源DAC和将电流转换为电压的缓冲器组成。
• 控制信号：A和B DAC的加载由DACCLK信号控制，其标称频率为2.304MHz。在DACCLK信号的上升沿，数字输入被锁存，两个DAC同时进行D - A转换。
• 输出特性：每个DAC的模拟输出以参考电压VREFA（DAC A）或VREFB（DAC B）为偏置，输出范围为参考电压 ±1.4V。
• 校准功能：AD7339具备校准功能，可减少DAC输出偏置电压与VREFA/VREFB电压之间的偏移。用户可以通过4位偏移寄存器进行校准，以消除系统偏移。

  3. 串行DAC部分

• 数据输入：串行数据在SCLK的上升沿被锁存到AD7339寄存器中，数据以10位突发形式加载（MSB优先），其中2个MSB指示数字字加载到的DAC，8个LSB包含加载到DAC的数字字。
• 输出范围：串行DAC0和DAC1的模拟输出范围为0.2V至AVDD - 0.247V。

三、性能参数分析

1. ADC性能

• 分辨率：8位
• 差分非线性：±1 LSB max
• 积分非线性：±1 LSB max
• 信号范围：±1V max
• 全功率输入带宽：1.024MHz
• 转换速率：2.048 MSPS
• 信噪比：42.7dB min
• 有效位数（ENOB）：6.8 Bits min

  2. 并行DAC性能

• 分辨率：8位
• 差分非线性：±1 LSB max
• 积分非线性：±1 LSB max
• 输出信号范围：VBIAS ± VSWING
• 更新速率：2.304MHz max
• 双极零偏移误差：±40mV max
• 增益误差：±5% typ
• 输出谐波含量：50dB min（0kHz至76.8kHz频段）
• DAC间增益匹配：46dB min（0MHz至1.152MHz频段）
• 串扰：55dB min

  3. 串行DAC性能

• 分辨率：8位
• 差分非线性：±1 LSB
• 积分非线性：±1.5 LSB
• 输出范围：0.2V max（00H）至AVDD - 0.247V min（FFH）
• 更新速率：SCLK/10 kHz max
• 负载电阻：20kΩ max
• 负载电容：100pF max

四、时序特性

1. ADC时序

• ADCCLK周期：480ns min
• ADCCLK低电平宽度：210ns min
• ADCCLK高电平宽度：210ns min
• 数据在ADCCLK下降沿后有效时间：100ns min
• 数据在后续ADCCLK下降沿前有效时间：200ns min

  2. 并行DAC时序

• DACCLK低电平宽度：430ns min
• DACCLK周期：200ns min
• DACCLK高电平宽度：200ns min
• 数据在DACCLK上升沿前建立时间：130ns min
• 数据在DACCLK上升沿后保持时间：50ns min
• 传播延迟：150ns max
• 建立时间（从10%到90%）：250ns max

  3. 串行DAC时序

• SCLK周期：3.9µs min
• SCLK低电平宽度：1.94µs min
• SCLK高电平宽度：1.94µs min
• 数据在SCLK上升沿前建立时间：950ns min
• 锁存使能在SCLK下降沿后建立时间：950ns min
• 锁存脉冲宽度：480ns min
• 转换延迟：100µs max

五、绝对最大额定值

• 电源电压：AVDD、DVDD至GND： - 0.3V至 +7V
• 模拟地与数字地电压差：AGND至DGND： - 0.3V至 +0.3V
• 数字I/O电压：至DGND： - 0.3V至VDD + 0.3V
• ADC模拟输入电压：±2V
• 引脚输入/输出电流：2至20mA
• 工作温度范围（B版本）： - 40°C至 +85°C
• 存储温度范围： - 65°C至 +150°C
• 最大结温： +150°C
• PQFP热阻：90°C/W
• 焊接引脚温度：气相（60秒）： +215°C；红外（15秒）： +220°C

六、接地与布局要点

1. 分区设计

印刷电路板应将模拟和数字部分分开，分别设置在电路板的特定区域，便于使用易于分离的接地平面。

2. 接地连接

数字和模拟接地平面应仅在一处连接。若AD7339是唯一需要AGND - DGND连接的设备，应在其AGND和DGND引脚处连接；若多个设备需要连接，应在靠近AD7339的一点建立星型连接。

3. 布线注意事项

避免在器件下方铺设数字线路，防止噪声耦合到芯片。模拟接地平面应覆盖AD7339下方，以减少噪声干扰。电源走线应尽可能宽，以提供低阻抗路径，减少电源线上的干扰。快速开关信号（如时钟）应使用数字接地屏蔽，避免向电路板其他部分辐射噪声。避免数字和模拟信号交叉，电路板两侧的走线应相互垂直，以减少信号串扰。

4. 去耦电容

模拟和数字电源应分别使用0.1µF陶瓷电容和10µF钽电容进行去耦，且去耦电容应尽可能靠近器件放置。

七、总结

AD7339是一款功能强大、性能出色的集成ADC/DAC系统，其丰富的功能、良好的性能和低功耗设计使其在众多应用中具有广泛的应用前景。在设计过程中，我们需要充分了解其特性和参数，合理进行接地和布局，以确保系统的稳定性和可靠性。各位工程师在实际应用中，是否遇到过类似芯片的使用问题呢？欢迎在评论区分享你的经验和见解。