80 MHz带宽IF接收器AD6677：高性能与灵活性的完美结合

在当今的通信和电子设备领域，对于高性能、低功耗和小尺寸的中频（IF）接收器的需求日益增长。Analog Devices的AD6677就是这样一款出色的产品，它为多天线系统在电信应用中的应用提供了理想的解决方案。今天我们就来深入了解这款11位、250 MSPS的IF接收器。

文件下载：AD6677.pdf

一、产品特性亮点

1. 卓越的信号处理能力

AD6677具备出色的信号处理性能。在185 MHz AIN和250 MSPS的条件下，开启噪声整形重新量化器（NSR）并设置为33%时，信噪比（SNR）可达71.9 dBFS，无杂散动态范围（SFDR）为87 dBc。这种高性能使得它能够在复杂的信号环境中准确地捕捉和处理信号，为后续的数字处理提供高质量的数据。

2. 灵活的输出模式与接口

它支持JESD204B Subclass 0或Subclass 1编码的串行数字输出，这种接口标准能够实现高速、可靠的数据传输，减少了数据接口布线所需的电路板面积，同时也支持更小封装的转换器和逻辑器件。而且，其输出数据直接路由到外部JESD204B串行输出通道，采用电流模式逻辑（CML）电压电平，仅需一个JESD204B通道配置（L = 1；F = 4），简化了系统设计。

3. 低功耗设计

在250 MSPS的采样率下，总功耗仅为435 mW，并且具有灵活的掉电选项，如待机模式和掉电模式，可根据实际需求显著节省功耗。例如，待机功率为266 mW，掉电功率仅为9 mW，这对于需要长时间运行的设备来说至关重要。

4. 丰富的功能特性

• 具有整数1到8的输入时钟分频器，可灵活调整采样时钟。
• 支持高达250 MSPS的采样率和高达400 MHz的IF采样频率，适应不同的应用场景。
• 内置模数转换器（ADC）电压参考，简化了设计过程。
• 灵活的模拟输入范围为1.4 V p - p至2.0 V p - p（标称值1.75 V p - p），可适应不同的输入信号强度。
• ADC时钟占空比稳定器（DCS）可补偿时钟占空比的变化，确保转换器保持出色的性能。
• 支持串行端口控制，方便进行配置和调试。

二、应用领域广泛

1. 通信系统

• 在多样性无线电和智能天线多输入多输出（MIMO）系统中，AD6677的高性能和多通道处理能力能够满足多天线信号接收和处理的需求，提高系统的通信质量和可靠性。
• 对于多模数字接收器（如3G系统中的TD - SCDMA、WiMAX、W - CDMA、CDMA2000、GSM、EDGE、LTE等），它可以灵活适应不同的通信标准和频段，实现高效的信号接收和解调。

  2. I/Q解调系统与软件无线电

  在I/Q解调系统中，AD6677能够准确地将中频信号转换为数字I/Q信号，为后续的解调处理提供基础。同时，它也适用于通用软件无线电，为软件定义的通信系统提供了灵活的硬件支持。

三、工作原理与架构

1. ADC架构

AD6677的ADC采用多级、差分流水线架构，并集成了输出误差校正逻辑。每一级流水线（除最后一级）由一个低分辨率闪存ADC、一个开关电容数模转换器（DAC）和一个级间残差放大器（MDAC）组成。最后一级则是一个闪存ADC。这种架构允许第一级处理新的输入样本，而其余级处理先前的样本，采样发生在时钟的上升沿。输入级包含一个差分采样电路，可在差分或单端模式下进行交流或直流耦合，输出级则对数据进行对齐、误差校正并传递到输出缓冲区。

2. 噪声整形重新量化器（NSR）

NSR是AD6677的一个重要特性，它允许在奈奎斯特带宽的一个子集中保持高于11位的SNR，而不影响接收器的谐波性能。NSR有22%和33%两种带宽模式可供选择，通过SPI端口进行配置。在不同的带宽模式下，可以通过设置6位调谐字来调整频段的中心频率，以适应不同的IF信号。

3. 数字输出与JESD204B接口

数字输出采用JESD204B标准，将ADC的并行数据组装成帧，并使用8B/10B编码和可选的加扰处理形成串行输出数据。在数据传输过程中，通过特殊字符进行通道同步，并在数据帧和多帧边界进行字符替换，以确保接收器能够正确监测帧对齐。AD6677支持单通道或双通道接口，通过配置寄存器可以设置各种JESD204B参数，如S、M、L、N等。

四、设计考虑因素

1. 模拟输入

• 模拟输入是一个差分开关电容电路，为了获得最佳动态性能，需要匹配驱动VIN +和VIN -的源阻抗，并对输入进行差分平衡。
• 在交流耦合应用中，需要外部提供偏置电压，推荐将输入配置为VCM = 0.5 × AVDD（即0.9 V），并使用VCM引脚的输出设置输入共模电压。
• 可以在每个输入串联一个小电阻，以减少驱动源输出级所需的峰值瞬态电流，并在输入两端并联一个电容，提供动态充电电流。但在IF欠采样应用中，需要减小并联电容，以避免限制输入带宽。

  2. 时钟输入

  AD6677有差分奈奎斯特采样时钟输入和RF时钟输入两种选择。对于奈奎斯特时钟输入，支持40 MHz至625 MHz的差分时钟，输入结构兼容多种逻辑系列输入，如CMOS、LVDS和LVPECL。为了获得最佳性能，建议使用差分信号驱动CLK +和CLK -引脚，并进行交流耦合。对于RF时钟输入，支持500 MHz至1.5 GHz的单端时钟，输入自偏置为0.9 V，通常进行交流耦合。同时，芯片内部包含一个输入时钟分频器，可将奈奎斯特输入时钟除以1到8的整数，RF时钟输入先经过片上预分频器除以4，再进入1到8的分频器。

  3. 电源与散热

• 建议使用两个单独的1.8 V电源，AVDD电源可以隔离，DVDD和DRVDD电源可以连接在一起，并使用约1 µH的隔离电感。或者将JESD204B PHY电源（DRVDD）和模拟（AVDD）电源连接在一起，为数字输出（DVDD）使用单独的电源。
• 在PCB设计中，要使用多个去耦电容覆盖高频和低频，将这些电容放置在PCB的电源入口点附近，并尽量靠近器件引脚，减少走线长度。
• 必须将ADC底部的暴露焊盘连接到模拟地（AGND），以实现最佳的电气和热性能。在PCB上，将一个连续的、无阻焊层的铜平面与AD6677的暴露焊盘匹配，并通过多个过孔实现最低的电阻热路径，以利于散热。

五、总结

AD6677作为一款高性能的IF接收器，凭借其卓越的信号处理能力、灵活的输出模式、低功耗设计和丰富的功能特性，在通信和电子设备领域具有广泛的应用前景。在设计过程中，工程师需要充分考虑模拟输入、时钟输入、电源和散热等因素，以确保其性能的充分发挥。你在使用类似的IF接收器时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。