AD9273：一款高性能8通道集成芯片的深度剖析

在电子设计领域，对于高性能、多功能且低功耗的芯片需求日益增长。AD9273作为一款集成了8通道LNA、VGA、AAF和ADC以及交叉点开关的芯片，以其卓越的性能和丰富的功能，在医疗成像、汽车雷达等领域展现出巨大的应用潜力。本文将深入剖析AD9273的产品特性、工作原理以及应用要点，为电子工程师在设计过程中提供有价值的参考。

文件下载：AD9273BBCZ-25.pdf

产品特性概览

集成度高

AD9273集成了8通道的低噪声放大器（LNA）、可变增益放大器（VGA）、抗混叠滤波器（AAF）和12位模数转换器（ADC），还包含一个8×8差分交叉点开关。这种高度集成的设计不仅节省了电路板空间，还减少了外部元件的使用，降低了设计的复杂度。

低噪声性能

LNA具有出色的噪声性能，在增益为21.3 dB、5 MHz时，折合到输入端的噪声电压典型值为1.26 nV/√Hz。这使得芯片在处理弱信号时能够保持较高的信噪比，为后续的信号处理提供了良好的基础。

可编程增益

LNA的SPI可编程增益有15.6 dB、17.9 dB、21.3 dB三种选择，VGA的衰减器范围为 -42 dB至0 dB，PGA增益有21 dB、24 dB、27 dB、30 dB可选。这种灵活的增益设置可以满足不同应用场景下对信号放大的需求。

宽带宽

LNA的带宽（BW）大于100 MHz，能够处理较宽频率范围的信号，适用于多种信号处理场景。

低功耗

在12位/40 MSPS（TGC）时，每通道功耗为109 mW；在连续波多普勒模式下，每通道功耗为70 mW。同时，芯片还具备灵活的省电模式，可根据实际需求降低功耗，延长便携式设备的电池使用时间。

快速恢复能力

过载恢复时间小于10 ns，可从低功耗待机模式快速恢复，恢复时间小于2 μs，能够快速响应信号变化，适应不同的工作状态。

工作原理详解

超声应用原理

AD9273主要应用于医用超声领域。在超声系统中，超声信号的衰减与距离（时间）呈指数关系，因此需要进行时间增益控制（TGC）补偿。AD9273的线性dB可变增益放大器能够很好地满足这一需求。信号经TGC放大器后立即转换为数字格式，然后进行数字波束形成。12位50 MSPS采样ADC可同时满足通用型和高端系统的要求，对于低端和便携式超声设备，其低功耗和低成本的特点也能很好地满足需求。

通道概述

每个通道包含TGC信号路径和CW多普勒信号路径。LNA为两个信号路径提供用户可调的输入阻抗端接，CW多普勒路径包含一个跨导放大器和一个交叉点开关，TGC路径包括差分X - AMP® VGA、抗混叠滤波器和ADC。信号路径为全差分路径，能够实现最大信号摆幅，并减少偶数阶失真，但LNA为单端信号源驱动。

低噪声放大器（LNA）

LNA是信号链的前端，其超低噪声性能对于整个系统至关重要。它通过有源阻抗控制实现最佳噪声性能，支持最高4.4 V p - p差分输出电压，差分增益可设定饱和前的最大输入信号。增益可通过SPI设置，过载保护能确保从大输入电压状态下快速恢复。同时，采用全差动拓扑和负反馈，可将失真减至最低，低二次谐波失真在二次谐波超声成像应用中尤为重要。

有源阻抗匹配

LNA内置单端电压增益放大器，具有差分输出端，通过连接反馈电阻可实现有源输入端。输入阻抗可通过公式计算，用户可根据需要调整反馈电阻值以实现特定的输入阻抗匹配。在不同的增益设置下，推荐了相应的反馈电阻和电容值，以确保最佳的匹配效果。

LNA噪声

短路噪声电压（折合到输入端噪声）是系统性能的重要限制因素。在增益为21.3 dB时，LNA折合到输入的短路噪声电压为1.4 nV/√Hz。不同的输入配置（无端接、阻性端接、有源端接匹配）会对噪声系数产生影响，当源电阻与输入阻抗匹配时，噪声系数最低。

输入过驱与过载保护

在超声系统中，出色的过载表现非常重要。LNA和VGA都内置过驱保护，能在过载事件后快速恢复。建议在输入端前进行电压钳位，以防止高瞬态电压对芯片造成损坏。增加二极管后，±0.5 V或更低的钳位电平可显著提高系统的过载性能。

CW多普勒操作

AD9273集成前端元件用于实现CW多普勒操作的模拟波束成形。这些元件允许相位相近的CW通道以相干方式组合，然后进行相位对齐和向下混频操作，减少所需的延迟线路或可调节相移/向下混频器的数目。LNA可直接驱动AD8333或AD8339，无需交叉点开关。

TGC运行

TGC信号路径为全差动路径，增益值以单端LNA输入至差分ADC输入为基准。系统增益分配包括LNA、衰减器、VGA放大器、滤波器和模数转换器等部分。TGC路径的线性dB增益范围为42 dB，增益控制接口的斜度为28 dB/V，增益控制范围为 - 0.8 V至 + 0.8 V。不同的LNA和VGA增益设置会影响敏感度和动态范围之间的权衡。

可变增益放大器（VGA）

X - AMP差分VGA提供精确输入衰减和插值，具有6 nV/√Hz低折合到输入端噪声和出色的增益线性。其输入为14级差分电阻梯，总增益范围是42 dB。增益控制接口GAIN±为差分输入端，通过插值器选择连接到输入衰减器的适当输入级，可改变所有VGA的增益。增益控制响应时间小于750 ns。

抗混叠滤波器（AAF）

抗混叠滤波器由单极点高通滤波器和二阶低通滤波器组合而成，可通过SPI进行配置。高通滤波器可配置为与低通滤波器截止频率成一定比例关系，截止频率可通过SPI调整至8 MHz至18 MHz范围。调谐电路可通过SPI启用和禁用，建议在空闲时间偶尔重新调整，以补偿温度漂移。

模数转换器（ADC）

AD9273采用流水线式ADC架构，各级的量化输出组合在一起，在数字校正逻辑中形成一个12位转换结果。输出级模块能够实现数据对准、错误校正，并将数据传输到输出缓冲器，然后将数据串行化，使其与帧和输出时钟对齐。

时钟输入与功耗管理

时钟输入考虑

为充分发挥芯片性能，应利用差分信号作为AD9273采样时钟输入端（CLK +和CLK -）的时钟信号。可通过变压器或电容器交流耦合到CLK +和CLK -引脚内，这两个引脚有内部偏置，无需其它偏置。芯片内置占空比稳定器（DCS），可对非采样边沿进行重新定时，提供标称占空比为50%的内部时钟信号，使时钟输入占空比范围更宽，且不影响芯片性能。

功耗和省电模式

AD9273的功耗与其采样速率成比例关系，数字功耗变化不大。芯片具有可调整LNA偏置电流特性，可通过SPI设置不同的偏置电流。将PDWN引脚置位高电平，可使芯片进入省电模式，典型功耗为2 mW；将STBY引脚置位高电平，可使芯片进入待机模式，典型功耗为140 mW。在待机模式下，内部PLL可处于通电状态，以实现较短的唤醒时间。

数字输出与SPI接口

数字输出和时序

采用默认设置上电时，AD9273差分输出符合ANSI - 644 LVDS标准，可通过SDIO引脚或SPI接口将其更改为低功耗、减少信号选项。LVDS输出便于与具有LVDS能力的定制ASIC和FPGA中的LVDS接收器连接，推荐使用单一点到点网络拓扑结构，并将100 Ω端接电阻尽可能靠近接收器放置。输出数据格式默认为偏移二进制，可通过SPI更改。芯片还提供2个输出时钟（DCO±和FCO±），用于数据定时和指示新输出字节的开始。

串行端口接口（SPI）

AD9273串口允许用户利用芯片内部的结构化寄存器空间来配置信号链，以满足特定功能和操作的需要。通过SPI可访问地址空间，对地址空间进行读写。定义SPI的是三个引脚：SCLK、SDIO和CSB引脚。CSB的下降沿与SCLK的上升沿共同决定帧序列的开始，可配置SPI端口以不同的方式操作，数据可以MSB优先或LSB优先的模式进行发送。

应用要点与建议

电源和接地建议

连接电源时，建议使用两个独立的1.8 V电源，一个用于模拟（AVDD），一个用于数字（DRVDD）。若仅提供1.8 V电源，应先连接到AVDD1，然后分接出来，用铁氧体磁珠或滤波扼流圈及去耦电容隔离，再连接到DRVDD。应针对所有电源使用多个去耦电容，放置在接近PCB入口点和接近器件的位置处，缩短走线长度。芯片仅需要一个PCB接地层，合理的去耦和分隔可获得最佳性能。

裸露焊盘散热块建议

为获得最佳的电气性能和热性能，必须将器件底部的裸露焊盘连接至低噪声模拟地（AGND）。PCB上裸露的连续铜层应与AD9273的裸露焊盘（引脚0）匹配，铜层上应有多个过孔，以获得尽可能低的热阻路径进行散热。

总结

AD9273以其高集成度、低噪声、可编程增益、低功耗等优点，为电子工程师在设计医疗成像、汽车雷达等系统时提供了一个优秀的解决方案。在实际应用中，需要根据具体的需求合理配置芯片的各项参数，注意时钟输入、功耗管理、数字输出和SPI接口等方面的要点，同时遵循电源和接地建议以及裸露焊盘散热块建议，以确保芯片能够发挥最佳性能。你在使用AD9273的过程中遇到过哪些挑战呢？你是如何解决的？欢迎在评论区分享你的经验。