AD9278：八通道LNA/VGA/AAF/ADC与CW I/Q解调器的技术剖析

在电子设计领域，高性能、低功耗的器件一直是工程师们追求的目标。AD9278作为一款八通道LNA/VGA/AAF/ADC与CW I/Q解调器，专为医疗超声和汽车雷达应用设计，具有诸多卓越特性。下面我们就来深入了解这款器件。

文件下载：AD9278BBCZ.pdf

产品特性概览

AD9278具有众多令人瞩目的特性。它集成了八通道的LNA、VGA、AAF、ADC以及I/Q解调器，在功耗方面表现出色。TGC模式下，每通道功耗为88 mW（40 MSPS）；CW模式下，每通道仅32 mW。采用10 mm × 10 mm、144引脚CSP - BGA封装，体积小巧。其TGC通道折合到输入端噪声低至1.3 nV/√Hz（最大增益时），具备灵活的省电模式，能从低功耗待机模式快速恢复（<2 μs），过载恢复时间也极短（<10 ns）。

各模块特性

• 低噪声前置放大器（LNA）：折合到输入端噪声为1.25 nV/√Hz（增益 = 21.3 dB），可编程增益有15.6 dB、17.9 dB、21.3 dB三种选择，0.1 dB压缩点分别为1000 mV p - p、750 mV p - p、450 mV p - p，支持双模式有源输入阻抗匹配，带宽（BW）>50 MHz。
• 可变增益放大器（VGA）：衰减器范围为 - 45 dB至0 dB，后置放大器增益（PGA）有21 dB、24 dB、27 dB、30 dB可选，具备线性dB增益控制。
• 抗混叠滤波器（AAF）：可编程二阶LPF范围为8 MHz至18 MHz，还具有可编程HPF。
• 模数转换器（ADC）：信噪比（SNR）可达70 dB（12位，最高50 MSPS），采用串行LVDS输出（ANSI - 644，低功耗/减少信号）。
• CW模式I/Q解调器：独立可编程相位旋转，每通道输出动态范围>158 dBc/√Hz，折合到输出端信噪比为153 dBc/√Hz（1 kHz偏移， - 3 dBFS）。

技术规格详解

交流规格

交流规格涵盖了低噪声放大器、全通道（TGC）特征等多方面参数。例如，LNA的增益有单端输入至差分输出和单端输入至单端输出两种情况，不同增益设置下的输入压缩点、输入共模、输出共模等参数都有明确规定。全通道的AAF低通截止频率可编程，范围在8 - 18 MHz，带宽容差为±10%，群延时变化在特定条件下为±0.3 ns。

数字规格

数字规格主要涉及时钟输入、CW 4LO输入、逻辑输入和输出等方面。时钟输入（CLK +, CLK -）逻辑兼容CMOS/LVDS/LVPECL，差分输入电压、输入共模电压、输入电阻和电容等都有相应的参数要求。

开关规格

开关规格包括时钟速率、时钟脉宽、输出参数等。时钟速率有25 MSPS（模式II）、40 MSPS（模式I）、50 MSPS（模式III）三种可选，时钟脉宽高电平和低电平均为6.25 ns。输出参数如传播延迟、上升时间、下降时间等也有明确规定。

典型工作特性

TGC模式

在TGC模式下，通过一系列图表展示了折合到输出端的噪声柱状图、折合到输入端的噪声与频率的关系、信噪比与GAIN +的关系等。这些特性对于理解器件在不同增益设置下的性能表现至关重要。例如，随着GAIN +的变化，信噪比和噪声性能会发生相应改变，工程师可以根据实际需求选择合适的增益设置。

CW多普勒模式

CW多普勒模式下，展示了正交（I/Q）相位误差与基带频率的关系、噪声系数与基带频率的关系等。这些特性对于医疗超声领域的相控阵波束形成应用非常关键，能够帮助工程师优化系统性能。

通道概述与运行原理

通道概述

每个通道包含TGC信号路径和CW多普勒信号路径。LNA为两个信号路径提供四个用户可调的输入阻抗端接选项，CW多普勒路径配置I/Q解调器，具有可编程相位旋转功能，TGC路径包括差分X - AMP® VGA、抗混叠滤波器和ADC。

TGC运行

TGC信号路径为全差动路径，能实现最大信号摆幅并减少偶数阶失真。通过公式计算所需最高和最低增益，系统增益分配明确，包括LNA、衰减器、VGA放大器、滤波器和ADC的增益。增益控制接口的斜度为28 dB/V，增益控制范围为 - 0.8 V至 + 0.8 V，通过GAIN +和GAIN -引脚控制增益。

CW多普勒运行

AD9278每个通道的I/Q解调器具有单独的可编程移相器，通过SPI端口可选择16延迟状态/360°（或22.5°/步进）。内部0°和90°的LO数字相位由4分频逻辑电路产生，正交LO信号占空比为50%。在波束形成应用中，通过RESET引脚同步LO分频电路，确保通道间相位匹配。

串行端口接口（SPI）

硬件接口

SPI由SCLK（串行时钟）、SDIO（串行数据输入/输出）和CSB（片选信号）三个引脚组成。SCLK用于同步读写操作，SDIO为双功能引脚，CSB为低电平有效控制引脚。

存储器映射

存储器映射大致分为芯片配置寄存器映射、器件索引和传送寄存器映射以及程序寄存器映射三个部分。通过向相应寄存器写入数据，可以配置器件的各种功能，如占空比稳定器的开关、测试模式的选择等。

设计建议与注意事项

电源和接地

连接电源时，建议使用两个独立的1.8 V电源，分别用于模拟（AVDD）和数字（DRVDD）。如果只有一个1.8 V电源，需进行适当隔离。同时，要针对所有电源使用多个去耦电容，放置在接近PCB入口点和器件的位置，并缩短走线长度。AD9278仅需要一个PCB接地层，对模拟、数字和时钟部分进行适当去耦和分隔。

时钟输入

为充分发挥芯片性能，应使用差分信号作为采样时钟输入端（CLK +和CLK -）的时钟信号，可通过变压器或电容器交流耦合。时钟输入占空比范围广，内置占空比稳定器（DCS）可提供标称占空比为50%的内部时钟信号。高速、高分辨率ADC对时钟输入信号质量敏感，应选择低抖动、晶控振荡器作为时钟源。

数字输出

默认设置下，AD9278差分输出符合ANSI - 644 LVDS标准，可通过SPI接口更改为低功耗、减少信号选项。LVDS输出便于与具有LVDS能力的定制ASIC和FPGA连接，推荐使用单一点到点网络拓扑结构，并将100 Ω端接电阻靠近接收器放置。

AD9278以其丰富的功能和卓越的性能，为医疗超声和汽车雷达等应用提供了强大的支持。工程师在设计过程中，需要深入理解其技术规格和工作原理，合理利用各项特性，以实现系统的优化设计。大家在实际应用中是否遇到过类似器件的使用问题呢？欢迎在评论区分享交流。